2021年浙江工业大学计算机组成考试要点.doc

《计算机构成原理》复习大纲
1. 计算机硬件构成包括五大功能部件：
存储器，运算器，控制器，输入设备，输出设备
2. 定点数和浮点数表达

3. 数原码、反码、补码表达。正数相似，负数取反加1
4. 定点加减运算、溢出检测办法
1. 双符号位
2. 单符号位
5. 逻辑运算 逻辑非，加，乘，异：
例题：
某加法器进位链小组信号为C4C3C2C1，低位来进位信号为C0，请分别按下述两种方式写出C4C3C2C1逻辑表达式：
　　①  串行进位方式　　②  并行进位方式
解 ： （1）串行进位方式：
C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1⊕B1
C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2⊕B2
C3 = G3 + P3 C2 G3 = A3 B3 ， P3 = A3⊕B3
C4 = G4 + P4 C3 G4 = A4 B4 ， P4 = A4⊕B4
(2) 并行进位方式：
C1 = G1 + P1 C0
C2 = G2 + P2 G1 + P2 P1 C0
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0
其中 G1—G4 ，P1—P4 表达式与串行进位方式相似。

6. 浮点加减运算，浮点数溢出鉴别
0操作数检查，对阶（小阶对大阶），尾数进行加减运算，成果规格化并舍入解决

舍入（直接删除），尾数溢出（尾数右移，阶码加1，最低位从最右端移除）
7. 存储器容量扩展：字扩展和位扩展。
1. 计算需求（需多少片）
2. 各芯片（组）地址分派 *
3. 画出各片（组）地址、数据、片选、R/W信号线连接
8. 随机存储器分为2种，其中哪一种需要动态刷新？
静态读写存储器（SRAM） 快，容量小
动态读写存储器（DRAM） 容量大，电容式（须刷新）
集中式刷新（每个刷新周期都被刷新，周期间后半时间用于刷新，死区，无法读/写。），
分散式刷新（刷新在每一次读写周期中，也许导致重复刷新），
异步刷新（固定几次刷新）
9. 主存技术指标
存储容量，存取时间，存储周期，存储器带宽
10. 主存储器和CPU之间增长高速缓冲存储器重要目是什么？
为理解决cpu和主存直接速度不匹配
（工作原理:基于程序和数据访问局部性
cpu/cache间：字为单位 cache/主存:块为单位
命中率h，访问效率e=tc/ta，平均访问时间：ta）
11. Cache与主存间地址映像方式有3种：
全相联映射（主存每一块都能复制到cache任何一块）、
直接（一种主存块智能复制到cache一种特殊行上）、
组相联
12. 在物理构成上，存储器系统普通分为3层：
高速缓存->主存->辅存
13. 一条指令由哪几某些构成？（指令格式）
操作码字段（OP）+地址码字段（A）
14. 指令寻址和操作数寻址方式重要有哪些？
指令寻址：顺序寻址和跳跃寻址
操作数寻址：隐含寻址，及时寻址，直接寻址，间接寻址，寄存器寻址，寄存器间接寻址，偏移寻址（相对寻址，基址寻址，变址寻址），段寻址方式，堆栈寻址。
15. 拟定不同寻址方式下有效地址。P114
16. 中央解决器CPU基本构成。运算器+cache+控制器
17. CPU中重要寄存器有哪些？作用？P128
数据缓冲寄存器（DR）：暂存ALU运算成果
指令寄存器（IR）：保存当前正在执行一条指令
程序计数器（PC）：用来存储正在执行指令地址，或下一条指令地址
数据地址寄存器（AR）：保存当前cpu所访问数据cache存储器单元地址
通用寄存器（R0~R3）：为ALU提供工作区
状态字寄存器（PSW）：保存算数指令和逻辑指令运算或测试成果建立各种条件代码
18. CPU中用来存储现行指令是什么寄存器？指令寄存器（IR）
19. 控制器可分为两种：微程序控制器和组合逻辑控制器。P145
微程序控制器：
基本思想：仿照解题办法，把操作控制信号编制成微指令，存储到控制存储器里，运营时，从控存中取出微指令，产生指令运营所需操作控制信号。从上述可以看出，微程序设计技术是用软件办法来设计硬件技术。
简版：
将微操作序列代码化，存储于控制存储器中
执行指令时，依次读取微指令，产生控制信号

硬连线控制器基本思想是：某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现

20. 微程序控制器构成原理框图。P147

21. 什么是微指令？阐明机器指令与微指令区别。
指令，即指机器指令，是计算机执行某种操作命令。每一条指令可以完毕一种独立算术运算或逻辑运算操作。
控制部件通过控制线向执行部件发出各种控制命令，普通把这种控制命令叫做微命令，而一组实现一定操作功能微命令组合，构成一条微指令。许多条微指令构成序列构成了微程序，微程序则完毕对指令解释执行。 
微指令：把在同一CPU周期内并行执行微操作控制信息，存储在控制存储器里，称为一条微指令（
它是若干微命令组合，存储在一种控制存储器单元中。一条微指令普通至少包括两大某些信息：
操作控制字段，又称微操作码字段，用以产生某一步操作所需各个微操作控制信号。
顺序控制字段，又称微地址码字段，用以控制产生下一条要执行微指令地址。）
微周期：读取一条微指令并执行所需时间
微命令：控制部件向执行部件发出各种控制命令叫作微命令，它是构成控制序列最小单位。
微操作：微命令操作过程，由微命令控制实现最基本操作

22. 什么是解决机字长？
（机器字长是指计算机能直接解决二进制数据位数，决定了计算机运算精度。普通与主存单元位数一致）
解决机运算器中一次可以完毕二进制运算位数。

23. 双总线构造机器数据通路。P140

24. 流水CPU、并行解决技术，流水线中重要问题
流水方式CPU：指令部件、指令队列、执行部件
指令流水线
指令队列：FIFO
执行部件：可以有各种采用流水线方式构成算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。

并行解决技术（广义含义）：
只要在同一时刻（同步性）或在同一时间间隔内（并发性）完毕两种或两种以上性质相似或不同工作，她们在时间上互相重叠，都体现了并行性
三种形式
1、时间并行（重叠）：让各种解决过程在时间上互相错开，轮流使用同一套硬件设备各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水解决部件
2、空间并行（资源重复）：以数量取胜，它能真正体现同步性，LSI和VLSI为其提供了技术保证。
3、时间+空间并行，Pentium中采用了超标量流水线技术。

流水线中重要问题：
l 资源有关：多条指令进入流水线后在同一时钟周期内争用同一功能部件。
l 解决办法：后边指令拖一拍再推动；增设一种功能部件
l 数据有关
RAW(Read After Write)
背面指令用到前面指令所写数据
WAW(Write After Write)
两条指令写同一种单元
在简朴流水线中没有此类有关，由于不会乱序执行
WAR(Write After Read)
背面指令覆盖前面指令所读单元
在简朴流水线中没有此类有关
l 解决办法：
可以推后后继指令对有关单元读操作
设立有关直接通路（Forwarding）
l 控制有关
l 引起因素：转移指令
l 解决办法：延迟转移法，转移预测法

25. 总线特性、单总线构造、多总线构造
总线是构成计算机系统互联机构，是各种系统功能部件之间进行数据传送公共通路。
总线特性可分为：物理特性、功能特性、电气特性、时间特性。
l 物理特性：总线物理连接方式（根数、插头、插座形状，引脚排列方式）
l 功能特性：每根线功能（数据线、地址线、控制线）
l 电气特性：每根线上信号传递方向及有效电平范畴。
l 时间特性：规定了每根总线在什么时间有效。

单总线：使用一条单一系统总线来连接CPU、内存和I/O设备。
多总线：在CPU、主存、I/O之间互联采用多条总线

26. 总线信息传送方式
串行传送：
a) 使用一条传播线
b) 重要长处是成本比较低廉
c) 缺陷就是速度慢
并行传送：
d) 每一数据位需要一条传播线
分时传送：
e) 总线复用（某传播线上既传地址信息，又传数据信息）或是共享总线部件分时使用总线

27. 总线仲裁方式
集中式仲裁:仲裁方式必有一种中央仲裁器，它受理所有功能模块总线祈求，按优先原则或公平原则。
分布式仲裁:分布式仲裁不需要中央仲裁器，每个功能模块均有自己仲裁号和仲裁器。

集中式仲裁：
每个功能模块有两条线连到总线控制器
祈求信号线BR
授权信号线BG
BS表达总线使用状况：1为使用中，0为空闲
l 集中式仲裁有三种：
1、 链式查询方式2、计数器定期查询方式3、独立祈求方式
链式查询方式：BG串连
l 离中央仲裁器近来设备具备最高优先权，离总线控制器越远，优先权越低。
l 长处：只用很少几根线就能按一定优先顺序实现总线控制，并且这种链式构造很容易扩充设备。
l 缺陷：是对询问链电路故障很敏感，优先级固定。
计数器定期查询方式：
l 通过BR线发出总线祈求；
l BS线为0时，计数器开始计数，计数值通过一组地址线发向各设备；
l 当计数值与祈求总线设备地址一致时，BS置1，获得总线使用权；
l 每次计数可以从“0”开始，也可以从中断点开发始。
计数器初值可用程序来设立，以以便地变化优先顺序。
在独立祈求方式中：每个设备均有一对总线祈求线BRi和总线授权线BGi。
l 总线仲裁器中有一种排队电路，它依照一定优先顺序决定一方面响应哪个设备祈求，发出授权信号BGi。
l 独立祈求方式长处是响应时间快，对优先顺序控制相称灵活。因而当代总线原则普遍采用该方式。
分布式仲裁：
不需要中央仲裁器，而是各种仲裁器竞争使用总线。
l 当它们有总线祈求时，把它们唯一仲裁号发送到共享仲裁总线上，每个仲裁器将仲裁总线上得到号与自己号进行比较。
l 如果仲裁总线上号大，则它总线祈求不予响应，并撤除它仲裁号。
l 最后，获胜者仲裁号保存在仲裁总线上。显然，分布式仲裁是以优先级仲裁方略为基本。

28. 什么是总线定期？同步定期和异步定期
总线定期
l 总线信息传送过程：祈求总线、总线仲裁、寻址、信息传送、状态返回。
l 总线定期：是指事件出当前总线上时序关系。
l 同步定期：
l 异步定期：
总线定期是总线系统又一核心问题之一。为了同步主方、从方操作，必要制定定期合同，普通采用同步定期与异步定期两种方式
l 在同步定期合同中，事件出当前总线上时刻由总线时钟信号来拟定，总线周期长度是固定。
l 在异步定期合同中，后一事件出当前总线上时刻取决于前一事件浮现，即建立在应答式或互锁机制基本上，不需要统一公共时钟信号。
l 在异步定期中，总线周期长度是可变。当代总线原则大都能支持如下数据传送模式：①读/写操作；②块传送操作；③写后读、读修改写操作；④广播、广集操作。

29. 单总线、多总线构造性能特点？
单总线构造特点：
被限定在一种被所有设备所能承受通用时钟频率（Clock Frequency）上面，系统整体性能不高。
在单总线构造中，规定连接到总线上逻辑部件必要高速运营，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条总线由各种功能部件共用，也许导致很大时间延迟。

30. CPU与I/O之间数据传播控制方式有：
1、程序查询方式 P239 2、程序中断方式P242 （由软件和硬件共同实现）
3、直接内存访问方式（DMA）P253 4、通道方式P261 由硬件实现

31. I/O接口重要功能：P192
控制，缓冲，状态，转换，整顿，程序中断。

32. I/O地址编址方式有哪些？各有什么优缺陷？
独立编制方式：I/O与存储器分别编址（存储器和I/O端口在两个独立地址空间中）

(1)长处：I/O端口地址码较短，译码电路简朴，存储器同I/O端口操作指令不同，程序比较清晰；存储器和I/O端口控制构造互相独立，可以分别设计
(2)缺陷：需要有专用I/O指令，程序设计灵活性较差
统一编制方式：I/O与存储器一起编址（存储器和I/O端口共用统一地址空间，当一种地址空间分派给I/O端口后来，存储器就不能再占有这一某些地址空间）

(1)长处：不需要专用I/O指令，任何对存储器数据进行操作指令都可用于I/O端口数据操作，程序设计比较灵活；由于I/O端口地址空间是内存空间一某些，这样，I/O端口地址空间可大可小，从而使外设数量几乎不受限制
(2)缺陷：I/O端口占用了内存空间一某些，影响了系统内存容量；访问I/O端口也要同访问内存同样，由于内存地址较长，导致执行时间增长
33. 什么是程序查询方式、中断方式和DMA方式？

程序查询方式是CPU管理I/O设备最简朴方式，CPU定期执行设备服务程序，积极来理解设备工作状态。这种方式挥霍CPU宝贵资源。

程序中断方式是各类计算机中广泛使用一种数据互换方式。当某一外设数据准备就绪后，它“积极”向CPU发出祈求信号。CPU响应中断祈求后，暂停运营主程序，自动转移到该设备中断服务子程序，为该设备进行服务，结束时返回主程序。中断解决过程可以嵌套进行，优先级高设备可以中断优先级低中断服务程序。

DMA,全称为存储器直接读取，它是一种机制，用以实现I/O设别与进程之间数据异步传播。（描述性回答，重点在于异步传播）
DMA基本思想是：通过硬件控制实现主存与I／O设备间直接数据传送，在传送过程中无需CPU干预。数据传送是在DMA控制器控制下进行。长处：速度快。有助于发挥CPU效率。
DMA方式采用如下三种办法：①停止CPU访内；②周期挪用（合用于I/O设备额读写周期不不大于内存存取周期）需要外设申请总线，所此前面那句话；③DMA与CPU交替访内。DMA控制器按其构成构造，分为选取型和多路型两类。（合用于CPU工作周期不不大于内存工作周期，这时候总显得合用全是分时合用，有分时控制！）

34. 中断过程。P242
35. 什么是中断向量?
中断向量：
l 当CPU响应中断时，由硬件直接产生一种固定地〗址(即向量地址)
l 由向量地址指出每个中断源设备中断服务程序入口，这种办法普通称为向量中断。
36. 单级中断、多级中断
单级中断概念：所有中断源属于同一级，离CPU越近，优先级越高。
中断源辨认：串行排队链法
多级中断概念 ：
l 每级有一种中断优先权
l 一维多级中断和二维多级中断
多级中断源辨认：1、中断优先排队电路 2、中断向量产生电路

惯用提高带宽办法：1多模交叉存储构造 2双端口存储器 3提高系统内部总线位数 或者提高CPU内部设备解决速度。

分诺依曼计算机体系设计思想：

单级中断全过程！！！！！！！！！！！！！胖子卖肉所得！！！！！
指令和数据都用二进制代码存储在内存中，从时空观角度回答CPU如何区别读出代码是指令还是数据。
解：计算机可以从时间和空间两方面来区别指令和数据，在时间上，取指周期从内存中取出是指令，而执行周期从内存取出或往内存中写入是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取数据送运算器、往内存写入数据也是来自于运算器。

为什么多提交叉存储器能实现并行流水线技术：
由于对于一种模块来说 从CPU给出命令独处信息需要一种存储周期时间，而对CPU来说，一种存储周期内可以访问若干模块，模块读写过程将重叠，因此这样可以实现并行存储器构造。
注意：总线传播时间t和T 比值倒数m称为交叉存取度，模块数必要不不大于它才干实现，这样做是为了保证某模块通过mt时间后，上次存取操作已经完毕。

画图阐明当代计算机系统层次构造。P13-14
5级
高档语言级
编译程序
4级
汇编语言级
汇编程序
3级
操作系统级
操作系统
2级
普通机器级
微程序
1级
微程序设计级
直接由硬件执行