2021年计算机组成原理试题库.doc

计算机构成原理
一、选取题
1．若十进制数据为 137.625，则其二进制数为（ B ）。
A．10001001.11      B．10001001.101  
 C．10001011.101    D．1011111.101
2．如果 [X]补=11110011，则[-X]补是（D）。
　A．11110011   B．01110011 
C．00001100   D．00001101
5．原码乘法是（ A）。
　A．先取操作数绝对值相乘，符号位单独解决
　B．用原码表达操作数，然后直接相乘
　C．被乘数用原码表达，乘数取绝对值，然后相乘
　D．乘数用原码表达，被乘数取绝对值，然后相乘
6．动态半导体存储器特点是（ C）
　A．在工作中存储器内容会产生变化
　B．每次读出后，需要依照原存内容重新写入一遍
　C．每隔一定期间，需要依照原存内容重新写入一遍
　D．在工作中需要动态地变化访存地址
7．主存储器和CPU之间增长高速缓冲存储器目是（ A ）。
　A．解决CPU和主存之间速度匹配问题
　B．扩大主存储器容量
　C．扩大CPU中通用寄存器数量
　D．既扩大主存容量又扩大CPU通用寄存器数量
8．指令系统中采用不同寻址方式目重要是（ B ）。
　A．实现存储程序和程序控制
　B．缩短指令长度，扩大寻址空间，提高编程灵活性
　C．可以直接访问外存
　D．提供扩展操作码也许并减少译码难度
9．单地址指令中为了完毕两个数算术运算，除地址码指明一种操作数外，另一种数常采用（ C ）。
　A．堆栈寻址     B．及时寻址    C．隐含寻址     D．间接寻址
10．从控制存储器中读取一条微指令并执行相应操作时间叫（ B ）。
　A．CPU周期  B．微周期   C．时钟周期   D．机器周期　
11．微程序控制器比组合逻辑控制器速度要慢，重要是由于增长了从（ B ）读取微指令时间。
　A．主存储器   B．控制存储器  C．高速缓存  D．指令寄存器
12．串行接口是指（C）。
　A．主机和接口之间、接口和外设之间都采用串行传送
　B．主机和接口之间串行传送，接口和外设之间并行传送
　C．主机和接口之间并行传送，接口和外设之间串行传送
　D．系统总线采用串行总线
13．“总线忙”信号由（A ）建立。
　A．获得总线控制权设备       B．发出“总线祈求”设备
　C．总线控制器                 D．CPU　
14．在调频制记录方式中，是运用（ D）来写0或1。
　A．电平高低变化                B．电流幅值变化
　C．电流相位变化                D．电流频率变化
15．磁盘存储器等待时间是指（B）。
　A．磁盘旋转一周所需时间       B．磁盘旋转半周所需时间
　C．磁盘旋转2/3周所需时间     D．磁盘旋转1/3周所需时间
16. CPU涉及（　C　）两某些。
A、ALU和累加器 B、ALU和控制器
C、运算器和控制器 D、ALU和主存储器
17. 计算机运算速度单位是（　B　）。
A、MTBF B、MIPS
C、MHZ D、MB
18. 若十六进数微AC.B，则其十进制数为（　C　）。
A、254.54 B、2763
C、172.6875 D、172.625
19. 若十进制数据为137.5则其八进制数为（　B　）。
A、89.8 B、211.4
C、211.5 D、1011111.101
20. 若x补=0.1101010，则x原=（　D　）。
A、1.0010101 B、1.0010110
C、0.0010110 D、0.1101010
21. 若脂用双符号位，则发生正溢特性是：双符号位为（　B　）。
A、00 B、01
C、10 D、11
22. 补码加法运算是指（　A　）。
A、操作数用补码表达，连同符号位一起相加
B、操作数用补码表达，依照符号位决定实际操作
C、将操作数转化为原码后再相加
D、取操作数绝对直接相知，符号位单独解决
23. 原码乘法是（　A　）。
A、先取操作数绝对值相乘，符号位单独解决
B、用原码表达操作数，然后直接相乘
C、被乘数用原码表达，乘数取绝对值，然后相乘
D、乘数用原码表达，被乘数取绝对值，然后相乘
24. 原码加减交替除法又称为不恢复余数法，因而（　C　）。
A、不存在恢复余数操作
B、当某一步运算不够减时，做恢复余数操作
C、仅当最后一步余数为负时，做恢复余数操作
D、当某一步余数为负时，做恢复余数操作
25. 浮点加减中对阶办法是（　A　）。
A、将较小一种阶码调节到与较大一种阶码相似
B、将较大一种阶码调节到与较小一种阶码相似
C、将被加数阶码调节到与加数阶码相似
D、将加数阶码调节到与被加数阶码相似
26. 在下列几种存储器中，CPU可直接访问是（　A　）。
A、主存储器 B、磁盘
C、磁带 D、光盘
27. 若存储周期100ns，每次读出一种字节，则该存储器数据传播率为（　D　）。
A、32×106位/秒 B、8×106位/秒
C、80Mb/秒 D、80×106位/秒
28. 静态半导体存储器SRAM指（　C　）。
A、在工作过程中，存储内容保持不变
B、在断电后信息仍能维持不变
C、不需动态刷新
D、芯片内部有自动刷新逻辑
29. 半导体静态存储器SRAM存储原理是（　A　）。
A、依托双稳态电路 B、依托定期刷新
C、依托读后再生 D、信息不再变化
30. 高速缓冲存储器Cache普通采用（　A　）。
A、随机存取方式 B、顺序存取方式
C、半顺序存取方式 D、只读不写方式
31. 虚地址是（　B　）。
A、不存在地址 B、顾客编程可使用地址
C、主存地址 D、磁盘地址
32. 堆栈指针SP内容是（　B　）。
A、栈顶单元内容 B、栈顶单元地址
C、栈底单元内容 D、栈底单元地址
33. 为了缩短指令中某个地址段位数，有效办法是采用（　D　）。
A、及时寻址 B、变址寻址
C、间接寻址 D、寄存器寻址
34. 如果按变址方式读取操作数，则有效地址是指（　B　）。
A、指令中直接给出地址 B、变址计算获得地址
C、变址寄存器中存储地址 D、基址寄存器中存储地址
35. 在向上生长堆栈中，如果出栈指令POPx操作定义为：M（x）←M（SP）；SP←（SP）-1则入栈指令PUSH X应定义为（　C　）。
A、M（SP）←M（x）；SP←（SP）＋1
B、M（SP）←M（x）；SP←（SP）－1
C、SP←（SP）＋1；M（SP）←M（x）
D、SP←（SP）－1；M（SP）←M（x）
36. 在微程序控制计算机中，若要修改指令系统，只要（　D　）。
A、变化时序控制方式 B、变化微指令格式
C、增长微命令个数 D、变化控制存储器内容
37. 在不同速度设备之间传送数据，（　C　）。
A、必要采用同步控制方式
B、必要采用异步控制方式
C、可以选用同步方式，也可选用异步方式
D、必要采用应答方式
38. 挂接在总线上各种部件（　B　）。
A、只能分时向总线发送数据，并只能分时从总线接受数据
B、只能分时向总线发送数据，但可同步从总线接受数据
C、可同步向总线发送数据，并同步从总线接受数据
D、可同步向总线发送数据，但只能分时从总线接受数据
39. 总线数据通路宽度是指（　A　）。
A、能一次并行传送数据位数
B、可依次串行传送数据位数
C、单位时间内可传送数据位数
D、可一次传送数据最大值
40. 串行接口是指（　C　）。
A、接口与系统总线之间串行传送，接口与I/O设备之间串行传送
B、接口与系统总线之间串行传送，接口与I/O设备之间并行传送
C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送
D、接口与系统总线之间并行传送，接口与I/O设备之间并行传送
二、名词解释
41. 基数-----在浮点数据编码中，对阶码所代表指数值数据，在计算机中是一种常数，不用代码表达。

42. Cache------位于CPU与主存之间高速缓存，用来存储当前频繁访问内容。

43. 段页式管理------一种虚拟存储器管理方式，将存储空间按逻辑模块提成段，每段又提成若干个页。

44. 随机存取方式-----可按随机地址直接访问任一存储单元，存取时间与单元位置无关。

45. DRAM------动态随机存取存储器，即需要采用动态刷新RAM。

46. 虚拟存储器------依托操作系统和磁盘支持，顾客编程时可以使用一种比真实内存大得多存储器，该存储器称为虚拟存储器。

47. 逻辑地址-------程序员编程时使用，与内存物理地址无固定相应关系地址。

48. 堆栈-----按先进后出（也就是后进先出）顺序存取存储存储组织（区）。

49. 及时寻址方式-----操作数直接在指令中给出（或：紧跟指令给出），在读出指令时可及时获得操作数。

50. 直接寻址------由指令直接给出操作数存储地址。

60. 寄存器间址------由指令给出寄存器号，指定寄存器中存储者操作数据存储地址。

61. RISC-----精简指令系记录算机，只采用使用频度高、简朴、执行速度快指令类型。

62．运算器------计算机中完毕运算功能部件，由ALU和寄存器构成。

63．海明距离------在信息编码中，两个合法代码相应位上编码不同位数。

64．微程序-------存储在控制存储中完毕指令功能程序，由微指令构成。

65．消息传播方式------总线信息传播方式之一，将总线需要传送数据信息、地址信息、和控制信息等组合成一种固定数据构造以猝发方式进行传播。

66．多级中断------CPU在执行中断服务程序过程中可以响应级别更高中断祈求。

67. 时钟周期------由主频脉冲定义得一种定长基本时间段，普通一种时钟周期完毕一步操作。

68. 微程序控制器-----将执行指令所需要微命令以代码形式编成微指令序列（微程序），存入一种控制存储器，需要时从该存储器中读取。按这种方式工作控制器称为微程序控制器。

69. 硬连接控制器------由组合逻辑构成控制器，也称组合电路控制器。组合逻辑电路是由“与”门、“或”门以及“非”门等电路构成不具备记忆能力数字电路，
70. 主设备------申请并获得总线控制权设备，在收发双方中积极一方。

71. 同步通信方式----在采用这种方式总线传播中，各设备从一种公共（统一）时序信号中获得定期信息（或：由统一时序信号进行同步定期。）或指出：其明显特性是由一定频率时钟信号定义了等间隔时钟周期。

72. 总线------一组可由各种部件分时共享信息传播线。

73. 程序查询I/O方式----启动I/O设备后，CPU程序查询，若未准备好则等待，若条件已具备则执行I/O操作。

74. DMA 方式------直接依托硬件实现主存与外设之间数据直接传播，传播过程自身不需CPU程序干预。

75、微程序控制------采用与存储程序类似办法来解决微操作命令序列形成，将一条机器指令编写成一种微程序，每一种微程序包括若干条微指令，每一条指令包括一种或各种微操作命令。

76、存储器带宽----------每秒从存储器进出信息最大数量，单位可以用字/秒或字节/秒或位/秒来表达。

77、RISC--------- RISC是精简指令系记录算机，通过有限指令条数简化解决器设计，已达到提高系统执行速度目。

78、中断隐指令及功能--------中断隐指令是在机器指令系统中没有指令，它是CPU在中断周期内由硬件自动完毕一条指令，其功能涉及保护程序断点、寻找中断服务程序入口地址、关中断等功能。

三、填空题
79．软件系统涉及：和。
80．从一条指令启动到下一条指令启动间隔时间称为
81．按照传播数据格式不同划分，总线数据通信方式可分为和两类。
82．对I/O数据传送控制方式，可分为：程序直接控制方式、、DMA方式、。
83．光盘构造涉及：光盘基片、和。
84. 系统软件重要涉及： 和 及诊断程序等。
85. 任何进位计数制都包括基数和位权两个基本要素。十六进制基数为 ，其中第i位权为 。
86. 8421BCD码中，十进制数字“5”BCD码前面加上奇校验位后，为 。
87. 设字长8位（含1位符号位），真值X=-1011，则[X]原= 。
88. 在浮点加法算中，当尾数需要右移时，应进行舍入解决。惯用舍入办法有 和 这两种。
89. 按照存储器不同工作方式可以将存储器分为随机存取存储器（RAM）、、顺序存取存储器（SAM）和 。
90. 有静态RAM与动态RAM可供选取，在构成大容量主存时，普通就选取 。
91. 与静态MOS型存储器相比，动态MOS型存储器最大特点是存储信息需要不断地 。
92. 主存储器进行两次持续、独立操作（读/写）之间所需时间称作 。
93. 程序访问 为Cache引入提供了理论根据。
94. 某机器指令系统中，指令操作码为8位，则该指令系统最多可以有 种指令。
95. 如果零地址指令操作数在内存中，则操作数地址隐式地由 来指明。
96. 如指令中给出形式地址为D，则间接寻址方式获得操作数有效地址为 。
97. 如果说变址寻址方式重要是面向顾客，那么基址寻址普通是面向 。
98. 在CPU状态寄存器中，常设立如下状态位：零标志位（Z），负标志位（N）， 和 。
99. 在组合逻辑控制器中，当一条指令取出后，组合逻辑网络输出分两某些，其重要某些是产生执行该指令所需 ，另一某些送到 ，以便在执行环节较短状况下，控制下缩短指令执行时间。
100. 在微程序控制中，一种节拍中所需要一组微命令，被编成一条 。
101. 系统总线是用来连接 总线。
102. 输入输出目是实现 和 之间信息传送。
103. 当前微机系统上使用鼠标器有两种类型，一种是 ，另一种是 。
104. 在既有外存储器中，启示密度最高是 。
105. 可以依照中断源在系统中位置，将中断源分为内部中断和外部中断两类。普通运算器除法错是 ；键盘输入祈求中断是 。
106. 在不变化中断响应顺序条件下，通过 可以变化中断解决顺序。
107. 在程序中断控制方式中，虽有中断祈求，但为了保证禁止某些中断以提供某一特定服务，这可以由CPU中 触发器和为中断源设立 触发器控制实现。
108. 通道程序在内存中首地址由 给出。
109、某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表达，尾数采用规格化形式，用十进制数写出它所能表达最大正数，非0最小正数，最大负数，最小负数。
110、变址寻址和基址寻址区别是：在基址寻址中，基址寄存器提供， 指令提供； 而在变址寻址中，变址寄存器提供，指令提供。
111、影响流水线性能因素重要反映在和两个方面。
112、设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。
113、CPU从主存取出一条指令并执行该指令时间叫，它普通包括若干个，而后者又包括若干个。构成多级时序系统。
四、简答题
114．简述主存与CACHE之间映象方式。
　【答案】主存与CACHE之间映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中每个块只可以映象到CACHE中唯一一种指定块地址映象方式。全相联映象是指每个主存块都可以映象到任一CACHE块地址映象方式。组相联印象是直接映象和全相联映象两种方式结合，它将存储空间提成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。

115．简述存储器间接寻址方式含义，阐明其寻址过程。
【答案】含义：操作数地址在主存储器中，其存储器地址在指令中给出。
    寻址过程：从指令中取出存储器地址，依照这个地址从存储器中读出操作数地址，再依照这个操作数地址访问主存，读出操作数。

116．微程序控制器重要由哪几某些构成?它是如何产生控制信号?
　【答案】微程序控制器重要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成。
操作控制信号产生：事先把操作控制信号以代码形式构成微指令，然后存储到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。

117．简述提高总线速度办法。
　【答案】从物理层次：1增长总线宽度；2增长传播数据长度；3缩短总线长度；4减少信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传播合同；2采用总线复用技术；3采用消息传播合同。

118．简述中断方式接口控制器功能。
　【答案】中断方式接口控制器功能：①能向CPU发出中断祈求信号；②能发出辨认代码提供引导CPU在响应中断祈求后转入相应服务程序地址； ③CPU要可以对中断祈求进行容许或禁止控制；④能使中断祈求参加优先级排队。

119．CPU与DMA访问内存冲突裁决办法有哪些？
　【答案】①CPU等待DMA操作；②DMA乘存储器空闲时访问存储器；③CPU与DMA交替访问存储器。

120. 8位无符号整数和8位定点原码整数表达范畴分别是多少？
 参照要点： ① 8位无符号整数范畴：0－255。
　　 ② 8位定点原码整数范畴：-127－127。

121. 在浮点数中，阶码正负和尾数正负各代表什么含意？对实际数值正负与大小有何影响？
参照要点：① 阶码为正，表达将尾数扩大。
　　② 阶码为负，表达将尾数缩小。
　　③ 尾数正负代表浮点数正负。

122. SRAM依托什么存储信息？DRAM依托什么存储信息？何为存“0”？何为存“1”？
参照要点：① SRAM依托双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另一种稳态则为1。
　　② DRAM依托电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0。

123、静态存储器依托什么存储信息？动态存储器又依托什么原理存储信息？试比较它们优缺陷
参照要点：① 静态存储器以双稳态触发器为存储信息物理单元，依托内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。
　　② 动态存储器依托电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0。集成度高，功耗小，速度悄慢，需定期刷新。

124.存储器芯片中采用地址复用技术有什么长处？
参照要点：要增长一存储器芯片容量时，其所需地址线也要随之增长，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增长芯片地址引脚，从而保证芯片外部封装不变。

125.在“Cache－主存－辅存”三级存储体系中，“Cache－主存”构造与“主存－辅存”构造引入各为理解决什么问题？
参照要点：① “Cache－主存”构造引入是为理解决主存与CPU速度不匹配问题。
　　② “主存－辅存”构造引入是为理解决主存储器容量局限性问题。

126.在CPU中，哪些寄存器属于控制用指令部件？它们各起什么作用？
参照要点：① 程序计数器PC，提供取指地址，从而控制程序执行顺序。
　　② 指令寄存器IR，存储现行指令，作为产生各种微操作命令基本逻辑根据。
　　③ 状态寄存器SR，记录程序运营成果某些特性标志，或用来设立程序运营方式与优先级。参加形成某些微操作命令。

127.微程序控制器如何产生微指令？微指令、微程序与机器指令之间相应关系如何？
参照要点：① 微程序控制器是从控制存储器中读取微指令，从而产生微指令。
　　② 一条微指令包括微指令控制实现一步（一种时钟周期）操作，若干条微指令构成一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。

128.总线接口分类办法有哪几类？请分别按这几种办法阐明接口分类。
参照要点：① 按数据传送格式分为：串行接口、并行接口。
　　② 准时序控制方式分为：中断接口、DMA接口、程序查询方式接口。

129.何谓存储总线？何谓I/O总线？各有何特点？
参照要点：① 存储总线是连接CPU和主存储器之间专用总线，速度高。
　　② I/O总线是连接主机（CPU、M）与I/O设备之间总线，可扩展性好。

130.何谓同步传送方式？何谓异步传送方式？
参照要点：① 同步方式：数据传送由一种统一时序信号同步定期（或：从同一种公共时钟信号中获得定期信号）。有固定期钟周期、总线周期划分。
　　② 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期依照实际需要而定，需长则长、能短则短。

131.计算机系统中异步控制方式三个重要特点是什么？
参照要点：系统中没有统一时钟，各部件有自己时钟信号，各个微操作进行是采用应答方式工作。

132. 在字符显示屏中，何时访问一次字符发生器？其地址码如何形成？
参照要点：① 每当点（列）计数器一种计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。
　　② 由缓冲存储器读出字符代码作为高位地址，线（行）计数器计数值作为低位地址。

133. 请阐明常用中断解决程序入口产生办法。
参照要点：当前普遍采用向量中断方式：将各中断解决程序入口地址组织在中断向量表中，存在主存中一段特定区域；获得批准中断源向CPU送入一种编码（如中断类型码），CPU将它变换为一种向量地址；据此访问中断向量表，从中读取解决程序入口地址。

134. 以DMA方式实现传送，大体可分为哪几种阶段？
参照要点：① DMA传送前预置阶段（DMA初始化）
　　② 数据传送阶段（DMA传送）
　　③ 传送后结束解决

135. 请比较阐明中断方式与DMA方式异同（产生方式、解决方式、应用场合等方面）。
参照要点：① 相似点：两者都由随机祈求引起。
　　② 不同点：中断方式通过执行解决程序进行解决，DMA方式直接依托硬件实现数据直传。中断方式可解决复杂事件、控制中低速I/O操作，DMA方式适于简朴、高速数据批量传送。

五、计算题
136. 将二进制数101101.101转换为十进制数、八进制数和十六进制数。
【答案】（1）先将101101.101B展开成多项式
　　　　101101.101B＝1×25+1×23+1×22+1×20+1×2－1+1×2－3＝45.625
　　（2）101101.101B＝55.5O
　　（3）101101.101B＝2D.AH

137.已知[x]原＝10110101，求真值x及其x补码和反码。
【答案】（1）真值＝-0110101
　　（2）[X]补＝11001011
　　（3）[X]反＝11001010

138.某计算机字长为8位，X=-0.01011，规定用补码算术移位办法求得下列机器数：
　　（1）[0.5x]补
　　（2）[2x]补
　　（3）[0.25x]补
【答案】[X]补＝1.1010100
　　[X]补算术右移1位得：[1/2]补＝1.1101010
　　[X]补算术左移1位得：[2X]补＝1.0101000
[1/2X]补算术右移1位得：[1/4X]补＝1.1110101

139.已知x＝10101110，y＝10010111，求：
　　（1）x∨y
　　（2）x∧y
【答案】（1）x∨y＝10101110∨10010111＝10111111
　　（2）x∧y＝10101110∧10010111＝10000110

140.用原码加减交替除法求x/y=?，x=5，y=2。写出分步计算过程及答案（商、余数）。
【答案】x=5，则|x|=00000101（扩展为8位）
　　y=2，则|y|=0010、-|y|=1110
成果：商(0010)2=(2)10
　　　　　余0001

141、用原码恢复余数法进行7÷3运算。规定写出每一步运算过程及运算成果。
　【答案】7原码0111，3原码0011，成果符号是0 0=0
原码恢复余数法求7/3分步运算过程。

因此，商是0010，即2；余数是0001，即1。
六、设计题
142、画出DMA方式接口电路基本构成框图，并阐明其工作过程（以输入设备为例）。
DMA方式接口电路基本构成框图如下：

以数据输入为例，详细操作如下：
① 从设备读入一种字到 DMA 数据缓冲寄存器 BR 中，表达数据缓冲寄存器“满”（如果I/O 设备是面向字符，则一次读入一种字节，组装成一种字）；
② 设备向DMA接口发祈求（DREQ）；
③ DMA接口向CPU申请总线控制权（HRQ）；
④ CPU发回HLDA信号，表达容许将总线控制权交给DMA接口；
⑤ 将DMA主存地址寄存器中主存地址送地址总线；
⑥ 告知设备已被授予一种 DMA 周期（DACK），并为互换下一种字做准备；
⑦ 将DMA数据缓冲寄存器内容送数据总线；
⑧ 命令存储器作写操作；
⑨ 修改主存地址和字计数值；
⑩ 判断数据块与否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。

143．单总线CPU构造如图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出转移指令 JMP  #A读取和执行流程。

　【分析】拟出任意一条指令读取和执行流程，前三步都完全同样，即读取指令环节都同样。
　　　　PC一>MAR      送指令地址
　　　　PC+1一>PC      计算下一条指令地址
　　　　DBUS一>MDR，MDR一>IR   读入指令
　　　　考试时，无论如何，也要写上这三步。执行流程依照指令含义来写，JMP  #A指令含义是程序跳转至指令PC中存储地址值加上指令中给出偏移量所得地址，即：IR（地址段）+PC 一> PC，依照指令含义和单总线构造特点就可以写出指令执行流程。

　【答案】PC一>MAR     
　　　　　PC+1一>PC
　　　　　DBUS一>MDR，MDR一>IR
　　　　　PC一>Y
　　　　　IR（地址段）+Y 一> Z
　　　　　Z一>PC

145．用64K×16位/片SRAM存储器芯片设计一种总容量为256K×32位存储器，CPU地址总线为A19～A0(低位)，双向数据总线D31～D0(低位)，读写控制信号为 ，芯片片选控制信号为  。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。
　【分析】用64K×16位／片RAM存储芯片构成一种256K×32位存储器，所需芯片数量为：(256K × 32)/(64K × 16)=8片，每两片作为一组共4组，每组内采用位扩展法构成一种64K ×32模块，4个64K ×32模块按字扩展法构成256K×32位存储器。此存储器容量为256K，需18位地址（218=256K），选用A17-A0作为地址线，A18，A19不用，各芯片容量均为64K，需16位地址，用A15~A0向每个芯片提供地址，Al6，A17通过一种2-4译码器对4个模块进行选取，每个输出控制一种模块内两个芯片，各个模块片选控制信号CS相应输入分别为：00，01、10，11， 作为所有芯片读写控制信号，D31-D0为32条数据线。
　【答案】需芯片数量为：(256K × 32)/(64K × 16)=8片，用A15~A0向每个芯片提供地址，Al6，A17用于片选。

146. ①画出一种单总线构造CPU内部构造图（寄存器级）
　　　②拟出加法指令“ADD (R0),R1”读取与执行流程。该指令目寻址方式为寄存器简址方式，而源操作数在R1中。

147. 用2K×4/片存储芯片构成一种8KB存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻辑式。

149、设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，既有下列存储芯片：
RAM：1K×8位、2K×4位、4K×8位
ROM：2K×8位、4K×8位
以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。规定：
（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为顾客
程序区。
（2）合理选用上述存储芯片，阐明各选几片？写出每片存储芯片地址范畴。
（3）详细画出存储芯片片选逻辑。

容许输出
容许写

74138

答：地址空间描述如下：
ROM相应空间：
1111 1111 1111 1111
1111 0000 0000 0000
RAM相应空间：
1110 1111 1111 1111
1110 1000 0000 0000
选取ROM芯片为2K×8位两片，RAM芯片为2K×4位两片
ROM芯片1：
1111 1111 1111 1111
1111 1000 0000 0000
ROM芯片2：
1111 0111 1111 1111
1111 0000 0000 0000
RAM芯片1、2：（位扩展）
1110 1111 1111 1111
1110 1000 0000 0000
CPU与存储器连接图见下页：