2021年计算机组成原理考试重点以及题库总结.docx

计算机构成原理考试重点以及题库总结第一章重点一：计算机系统由硬件和软件两某些构成，软件又分为系统软件和应用软件。重点二：冯诺依曼机构成与特点1. 冯诺依曼机由控制器、运算器、存储器、输入设备和输出设备五某些构成。2. 数据和指令存储在存储器，按地址访存。3. 指令和数据用二进制表达。4. 指令由操作码和地址码构成。5. 存储程序6. 以运算器为中心重点三：区别存储字、存储字长、机器字长、CPI、MIPS、FLOPS存储字：存储单元中二进制代码组合。存储字长：存储单元中二进制代码位数。机器字长：CPU 一次能解决数据位数，与CPU中寄存器位数关于CPI：执行一条指令所需时钟周期数MIPS：每秒执行百万条指令FLOPS：每秒浮点运算次数题库中相应习题：1、存储字是指（） A、存储在一种存储单元中二进制代码组合 B、存储在一种存储单元中二进制代码位数 C、存储单元个数 D、机器指令位数2、存储字长是指（） A、存储在一种存储单元中二进制代码组合 B、存储在一种存储单元中二进制代码位数 C、存储单元个数 D、机器指令位数3、电子计算机发展已经经历了四代，四代计算机重要元器件分别是（）A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规律集成电路、激光器件4、完整计算机系统应涉及（） A 运算器、存储器、控制器 B 外部设备和主机 C 主机和应用程序 D 配套硬件设备和软件系统5、下列（）不属于系统程序。 A 数据库系统 B 操作系统 C 编译程序 D 以上三种都属于系统程序6、下列（）属于应用软件。 A 操作系统 B 编译程序 C 连接程序 D 文本解决7、下列选项中，描述浮点数操作速度指标是（ ） A、MIPS B、CPI C、IPCS D、MFLOPS第三章重点一：总线分类，系统总线分类。按照连接部件不同，总线分为片内总线、系统总线、通信总线。按照传播信息不同，系统总线分为地址总线、数据总线、控制总线。按照传播方式不同，通信总线分为串行通信总线、并行通信总线。长距离传播普通用串行通信总线。重点二：总线判优3种方式以及特点。集中式总线判优分为链式查询、计数器定期查询、独立查询3种。1.链式查询方式对电路敏感，离总线控制部件越近，设备优先级越高2.计数器查询方式：当祈求总线设备地址与计数器一致时，获得总线使用权。当计数器从0开始，设备优先级就按0、1、2、3.、n顺序降序排列，也就是设备号越小优先级越高。重点三：比特率和波特率计算比特率：单位时间内传播二进制有效信息位数。波特率：单位时间内传播二进制信息总位数。在异步串行传播系统中，假设每秒传播120个数据帧，其字符格式规定包括1个起始位，7个数据位，1个奇校验位，1个终结位，则波特率和比特率为？比特率： 120*7=840bps 波特率：120*（1+7+1+1）=1200bps题库中相应习题：1.在链式查询方式下，越接近控制器设备（）A、得到总线使用权机会越多，优先级越高B、得到总线使用权机会越少，优先级越低C、得到总线使用权机会越多，优先级越低得到总线使用权机会越少，优先级越高2.在异步串行传播系统中，假设每秒传播120个数据帧，其字符格式规定包括1个起始位，7个数据位，1个奇校验位，1个终结位，则比特率为（ ）。A、1200波特 B、120波特 C、10波特 D、840波特3在三种集中式总线裁决中，（ ）方式对电路故障最敏感A、链式查询 B、计数器定期查询 C、独立祈求 D、都同样4.在计数器定期查询方式下，若计数从0开始，则（）。A、设备号小优先级越高B、每个设备使用总线机会相等C、设备号大优先级越高以上说法均不对的5.在异步串行传播系统中，假设每秒传播120个数据帧，其字符格式规定包括1个起始位，7个数据位，1个奇校验位，1个终结位，则波特率为（ ）。A、1200波特 B、120波特 C、10波特 D、840波特第四章重点一：ram和rom特点与区别ram可读可写，断电丢失信息。Rom只读。重点二：各种存储设备之间性能比较寄存器、主存、cache、外存之间速度、容量、价格比较。重点三：动态ram三种刷新方式动态ram刷新方式有3种，集中式、分散式、异步式。重点四：缓存命中率影响因素缓存命中率和缓存容量与块长有关。重点五：汉明码关于计算（依照原始代码长度求插入检测位位数、求汉明吗）原始代码长度插入检测位位数122435114重点六：关于存储小计算（计算数据线地址线根数、计算小芯片个数）重点七：缓存地址映射(大题类型)重点八：CPU与存储连接（大题类型）相应题库习题：1.构成32M8位存储器，需要1M4位存储芯片（ ）片。 A8 B、16 C、32 D、642. 计算机存储系统是指（ ）ARAM B、ROM C、主存储器 D、Cache、主存储器和外存储器3. 如下器件中存取速度最快是（ ）A、Cache B、主存 C、寄存器 D、磁盘4. 在下列几种存储器中，CPU可直接访问是（ ）A、主存储器 B、磁盘 C、磁带 D、光盘5. 在存储器层次构造中，存储器从速度最快到最慢排列顺序是（ ）A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-CacheC寄存器-Cache-辅存-主存 D、寄存器-Cache-主存-辅存6. 计算机存储器采用分级方式是为了（ ）。A、减少主机箱体积 B、解决容量、价格、速度三者之间矛盾C保存大量数据以便 D、操作以便7. 动态RAM特点是（ ）A、工作中存储内容动态地变化B、工作中需要动态地变化访存地址C、每隔一定期间刷新一遍D每次读出后需依照原存内容所有刷新一遍8. DRAM刷新是以（ ）为单位进行A、存储单元 B、行 C、列 D、存储元9. 某SRAM芯片，其存储容量为64K16位，该芯片地址线和数据线数目为（ ）A、64、16 B、16、64 C、64、8 D、16、1610. 4片16K8位存储芯片，可设计为（ ）容量存储器A、32K16位 B、16K16位 C、32K8位 D、8K16位11. 设CPU地址总线有24根，数据总线有32根，用512K8位RAM芯片构成该机主存储器，则该机主存最多需要（ ）片这样存储芯片。A、256 B、512 C、64 D、12812已知预发送信息为9位，若采用基本汉明校验编码，则需加入（ ）位检测位。A、4 B、5 C、6 D、913. 和静态RAM相比，动态RAM具备（）长处A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生14. 某计算机主存容量为64KB，其中ROM区为4KB，别的为RAM区，按字节编址。现用2K8位ROM芯片和4K4位RAM芯片来设计该存储器，则需要上述规则ROM芯片数和RAM芯片数分别是（）A、1、15 B、2、15 C、1、30 D、2、3015. 用存储容量为16K1位存储器芯片来构成一种64K8位存储器，则在字方向和位方向上分别扩展了（）倍A、4和2 B、8和4 C、2和4 D、4和816. 下列因素中，与Cache命中率无关是（）A、Cache块大小 B、Cache容量C、主存存取时间 D、以上都无关17. 存储芯片容量是8K16，则其容量也可用字节表达为（ ）。A、8KB B、16KB C、32KB D、128KB18. 一种8位计算机系统以16位来表达地址，则该计算机系统有（）个地址空间。 A 256 B 65535 C 65536 D 13107219对于128*128矩阵存储芯片进行刷新时，若存取周期为0.5s，刷新周期为2ms，则下列选项中，错误（ ）。A 集中刷新死区时间为64s B分散刷新没有死区时间C 异步刷新每隔15s刷新一行 D三种刷新方式中，异步刷新效率最高20、假设主存容量为512K *16位，Cache容量为2K*16位，块长为4个16位字，访存地址为字地址。（1）在直接映射关系下，设计主存地址格式。（2）在全相联映射关系下，设计主存地址格式。（3）在二路组相联映射关系下，设计主存地址格式。（4）在四路组相联映射关系下，设计主存地址格式。21、假设主存容量为512K *16位，Cache容量为2K*16位，块长为4个16位字，访存地址为字节地址。（1）在直接映射关系下，设计主存地址格式。（2）在全相联映射关系下，设计主存地址格式。（3）在二路组相联映射关系下，设计主存地址格式。（4）在四路组相联映射关系下，设计主存地址格式。22、设CPU有16根地址线，8根数据线，用表达访存信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写），既有下列存储芯片：1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138译码器和各种门电路。画出CPU与存储器连接图，规定主存地址空间分派：6000H6FFFH为系统程序区；7000H7FFFH为顾客程序区。（1）合理选取上述存储芯片，阐明各选几片。（2）详细画出存储芯片片选逻辑图。23、设CPU有16根地址线，8根数据线，用表达访存信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写），用16K8位存储芯片构成该CPU最大存储空间。共需几片存储芯片？画出CPU与主存连接图。24、按配偶原则配备 1011和1101 汉明码。第六章重点：求原反补移码、0原反补移码、移位运算、定点加减法（大题题型）、浮点加减法（大题题型）、溢出判断。1、十进制数89相应二进制数是（ ）A、1011001 B、1011100 C、1001010 D、10011012、若二进制数为1111.101，则相应十进制数为（ ）A、15.625 B、15.5 C、14.625 D、14.53、补码定点整数1001 0101右移一位后值为（ ）A、0100 1010 B、0100 1010 1 C、1000 1010 D、1100 10104、在下列关于补码和移码关系论述中，（ ）是不对的A、相似位数补码和移码表达具备相似数据表达范畴B、零补码和移码表达相似C、同一种数补码和移码表达，其数值某些相似，符号相反D、普通用移码表达浮点数阶码，而补码表达定点整数5、计算机内减法是用（ ）来实现A、将被减数加到减数上 B、从被减数中减去减数C、补数相加 D、从减数中减去被减数6、在机器数（ ）中，零表达形式是唯一。A、原码 B、补码 C、补码和移码 D、原码和反码7、设机器数采用补码表达（含1位符号位），若寄存器内容为9BH，则相应十进制数为（）A、-27 B、-97 C、-101 D、1558、一种16位无符号二进制数表达范畴是（）A、065536 B、065535 C、-3276832767 D、-32768327689、计算机内部定点数大多用补码表达，如下是某些关于补码特点论述I、零表达是唯一II、符号位可以和数值某些一起参加运算III、和其真值相应关系简朴、直观IV、减法可以用加法来实现在以上论述中，（）是补码表达特点A、I和II B、I和III C、I和II和III D、I和II和IV10、原码定点整数0101 0101左移2位后值为（）A、0100 0111 B、0101 0100 C、0100 0110 D、0101 010111、两补码相加，采用1位符号位，则当（）时，表达到果溢出A、最高位有进位B、最高位进位和次高位进位异或成果为0C、最高位为1D、最高位进位和次高位进位异或成果为112、原码乘法是（）A、先取操作数绝对值相乘，符号位单独解决B、用原码表达操作数，然后直接相乘C、被乘数用原码表达，乘数取绝对值，然后相乘D、 乘数用原码表达，被乘数取绝对值，然后相乘13、设机器字长为8位（含1位符号位），X=+53，Y=-67，计算X-Y补和X+Y补，并还原成真值。14、设有浮点数X=25（9/16），Y=23（5/16），阶码用5位（含2位符号位）补码表达，尾数用6位（含2位符号位）补码表达。（1）写出X与Y浮点数表达。（2）求真值X+Y=？规定写出完整浮点运算环节。第七章重点一：扩展码技术（课本例7.1）重点二：指令寻址方式指令寻址有两种，顺序寻址和跳转寻址。顺序寻址由pc加1实现，跳跃寻址由跳转指令实现。重点三：十种数据寻址特点，EA求法，访存次数。（大题） 及时寻址：形式地址 A 就是操作数，指令执行阶段不访存，及时数为补码形式，可正可负。 直接寻址：EA = A，执行阶段访问一次存储器 隐含寻址：指令字中少了一种地址字段，可缩短指令字长。加法指令，操作数隐藏在ACC中。 一次间接寻址：有效地址EA住在形式地址A所指向存储单元中。执行指令阶段2次访存。惯用在子程序返回。 寄存器寻址：EA = Ri 有效地址即为寄存器编号，执行阶段不访存，只访问寄存器，执行速度快 寄存器间接寻址：EA = ( Ri ) 有效地址在寄存器中，执行阶段1次访存，惯用在循环程序 基址寻址：EA = ( BR ) + A BR 为基址寄存器，BR 内容不变，形式地址 A 可变 变址寻址：EA = ( IX ) +A IX 为变址寄存器，IX 内容可变，形式地址 A 不变，惯用在解决数组问题 相对寻址：EA = ( PC ) + A 广泛用于转移指令重点四：RISC、CISC题库中相应习题1、单地址指令中为了完毕两个数算术运算，除地址码指明一种操作数外，另一种数采用（ ）方式A、及时寻址 B、隐含寻址 C、间接寻址 D、基址寻址2、假定指令中地址码所给出是操作数有效地址，则该指令采用（ ）寻址方式A、及时 B、直接 C、基址 D、相对3、寄存器寻址方式中，操作数处在（ ）中。A、通用寄存器 B、主存 C、程序计数器 D、堆栈4、偏移寻址通过将某个寄存器内容与一种形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式是（ ）A、间接寻址 B、基址寻址 C、相对寻址 D、变址寻址5、某指令系统指令长为8位，每一种地址码3位，用扩展操作码技术。若指令系统具备2条二地址指令，10条零地址指令，则最多有（）条一地址指令A、20 B、14 C、10 D、66、如下几种寻址方式中，（）方式取操作数最快A、直接寻址 B、寄存器寻址 C、相对寻址 D、变址寻址7、（）方式便于数组解决A、间接寻址 B、变址寻址 C、相对寻址 D、基址寻址8、设指令中地址码为A，变址寄存器为X，基址寄存器为B，程序计数器为PC，则变址加间接寻址方式操作数有效地址EA为（）A、（X）+（A） B、（X+B） C、（X）+A） D、（A）+（PC）9、假设某条指令一种操作数采用变址寻址方式，变址寄存器内容为8H，指令中给出形式地址为1200H，地址为1200H内存单元中内容为12FCH，地址为12FCH内存单元内容为38B8H，则该操作数有效地址为（）A、1200H B、1208H C、12FCH D、38B8H10、下列关于RISC论述中，错误是（）A、RISC普遍采用微程序控制器B、RISC大多数指令在一种时钟周期内完毕C、RISC内部通用寄存器数量相对CISC多D、RISC指令数、寻址方式和指令格式种类相比CISC少11、对于CISC机和RISC机，如下说法错误是（）A、RISC机指令条数比CISC机少B、RISC机器指令平均字长比CISC机器指令平均字长短C、对大多数计算任务来说，RISC机器程序所用指令条数比CISC机器少D、RISC机器和CISC机器都在发展12、基址寄存器内容为3000H，变址寄存器内容为02B0H，指令地址码为002BH，程序计数器（存储当前正在执行指令地址）内容为4500H，且存储器内存储内容如下： 地址 内容 002BH 3500H 302BH 3500H 32B0H 5600H 32DBH 2800H 3500H 2600H 452BH 2500H（1）若采用基址寻址方式，则取出操作数是什么？（3）若采用变址寻址（不考虑基址）方式，操作数有效地址是什么？（3）若采用及时寻址方式，取出操作数是什么？（4）若采用存储器间接寻址（不考虑基址）方式，取出操作数是什么？（5）若相对寻址用于转移指令，则转移地址是多少？13、假设指令字长为16位，操作数地址码为6位，指令有零地址和一地址两种格式。（1）设操作码固定，零地址指令有512种，则一地址指令最多有几种？（2）采用扩展操作码技术，零地址指令有512种，则一地址指令最多有几种？第八、九、十章重点一：CPU功能与构造CPU构造：控制器、运算器、中断系统、寄存器CPU功能：指令控制、操作控制、时间控制、数据加工、解决中断重点二：CPU中寄存器作用通用寄存器、数据寄存器、地址寄存器、状态寄存器重点三：指令周期概念指令周期：取出并执行一条指令所需所有时间，即CPU完毕一条指令时间。重点四：影响流水线性能因素数据有关、构造有关、控制有关重点五：计算流水线加速比、吞吐率、效率（参照例8.1）重点六：多级时序、控制方式（课本385389页） 机器周期：以 访问一次存储器 时间 为基准 将一种机器周期提成若干个时间相等时间段（节拍、状态、时钟周期） 时钟周期是控制计算机操作最小单位时间 一种指令周期包括若干个机器周期，一种机器周期包括若干个时钟周期 一种节拍宽度正好等于一种时钟周期 CPU控制方式分为同步控制、异步、联合、人工。同步控制中，每个机器周期中节拍数（时钟周期）可以不等，这采用是不定长同步控制。重点七：MIPS计算某计算机CPU主频为8Mhz，每个机器周期平均含2个时钟周期，每条指令指令周期平均含2.5个机器周期，试问该机平均指令执行速度为多少MIPS？解：由于主频为8MHz，因此时钟周期为1/8=0.125us，机器周期为0.1252=0.25us，指令周期为0.625us。平均指令执行速度为1/0.625=1.6MIPS重点八：组合逻辑控制单元和微程序控制单元特点和区别重点九：微程序控制单元基本构成控制存储器（CM）：存储所有微程序。控存地址寄存器（CMAR）：存储欲读出微指令地址。控存数据寄存器（CMDR）：存储从控制存储器读出微指令。重点九：微指令编码方式（直接编码、字段直接编码）某机微指令格式中，共有8个控制字段，每个字段可分别激活5，8，3，1种控制信号。分别采用直接编码和字段直接编码方式设计微指令操作控制字段，并阐明两种方式操作控制字段各取几位。直接编码：所需位数为5+8+3+1=17位。（直接编码方式，所求操作控制字段总位数等于控制信号总数）字段直接编码：由于每个字段都需要一种空状态，因此每个字段可以激活状态分别为6、9、4、2种。6种状态需要3位二进制表达。9种状态需要4位二进制表达。4种状态需要2位二进制表达。2种状态需要1位二进制表达。因而，所需位数为3+4+2+1=10位。重点十：微操作加节拍（大题类型）题库中相应习题：1、某机微指令格式若包括5个控制字段，每字段可分别激活5、8、3、1、7种控制信号，在采用字段直接编码方式设计中，操作控制字段共需（ ）位。A、25 B、12 C、13 D、242、CPU是指（ ）。A、运算器 B、控制器 C、运算器和控制器 D、运算器、控制器和主存3、状态寄存器用来存储（ ）。A、算术运算成果 B、逻辑运算成果 C、运算类型 D、算术逻辑运算指令及测试指令成果状态4、控制器功能是（ ）。A、产生时序信号 B、从主存取出一条指令 C、完毕指令操作码译码D、从主存取出指令，完毕指令操作码译码，并产生关于操作控制信号，以解释执行该指令。5、指令周期是指（ ）A、CPU从主存取出一条指令时间B、CPU执行一条指令时间C、CPU从主存取出一条指令加上执行这条指令时间D、时钟周期时间6、从取指令开始到指令执行完毕所需时间，称之为（ ）A、时钟周期 B、机器周期 C、访存周期 D、指令周期7、由于CPU内部操作速度较快，而CPU访问一次存储器时间较长，因而机器周期普通由（ ）来拟定A、指令周期 B、存取周期 C、间址周期 D、中断周期8、以硬连线方式构成控制器也称为（ ）A、组合逻辑控制器 B、微程序控制器C、存储逻辑控制器 D、运算器9、微程序控制器速度比硬布线控制器慢，重要是由于（ ）A、增长了从磁盘存储器读取微指令时间B、增长了从主存读取微指令时间C、增长了从指令寄存器读取微指令时间D、增长了从控制存储器读取微指令时间10、微程序控制存储器属于（ ）一某些A、主存 B、外存 C、Cache D、CPU11、微程序存储在（ ）A、控制存储器 B、RAM C、指令寄存器 D、内存储器12、相对于微程序控制器，硬布线控制器特点是（）A、指令执行速度慢，指令功能修改和扩展容易B、指令执行速度慢，指令功能修改和扩展难C、指令执行速度快，指令功能修改和扩展容易D、指令执行速度快，指令功能修改和扩展难13、下列不会引起流水线阻塞是（）A、数据旁路 B、数据有关 C、条件转移 D、资源冲突14、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段执行需要1个时钟周期，假设CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线吞吐率A、0.25109 条令/秒 B、0.97109 条指令/秒C、1.0109 条令/秒 D、1.03109 条指令/秒15、假设指令流水线分取指、译码、执行、回写4个过程段，若有10条指令持续进入流水线无阻塞流水执行，则采用流水方式执行获得加速比为（ ）。A、4 B、3.08 C、10 D、316、微程序控制器中，控制部件向执行部件发出某个控制信号称为（）A、微程序 B、微指令 C、微操作 D、微命令17、微地址是指微指令（）A、在主存存储位置 B、在堆栈存储位置C、在磁盘存储位置 D、在控制存储器存储位置18、关于微指令编码方式，下面论述对的是（）A、直接表达法和编码表达法不影响微指令长度B、普通状况下，直接表达法微指令位数多C、普通状况下，编码表达法微指令位数多D、都不对19、设CPU内部采用非总线构造，每个机器周期包括3个节拍（T0、T1、T2）。（课本例9.1）（1）写出取值周期所有微操作和节拍安排。（2）写出取数指令LDA M，存数指令STA，加法指令ADD M（M均为主存地址）在执行阶段所需所有微操作和节拍安排。（3）当上述指令均为间接寻址时，写出相应微操作和节拍安排。（4）写出无条件转移指令JMP Y和成果为零则转指令BAZ Y 在执行阶段所需所有微操作和节拍安排。20、假设指令流水线分取指、译码、执行、回写四个过程，共有8条指令持续输入此流水线，假设时钟周期为100ns，求流水线实际吞吐率及该流水线加速比。