基于单片机的温度控制系统外文翻译.doc

基于单片机的温度控制系统外文翻译(完整资料）
(可以直接使用，可编辑 优秀版资料，欢迎下载）
 外文原文：        
Deｓｉgｎ ｏf thｅ Tempｅｒatｕrｅ Control Syｓｔｅm Ｂased on AT８9C51  
 ABSTRACT  
  Ｔhe ｐrｉnciple and ｆunctｉons of ｔｈe tｅmperaｔure coｎtrol systｅm ｂａsｅｄ oｎ mｉcro ｃｏntrｏｌleｒ AＴ8９C5１ arｅ stuｄied, aｎd thｅ temｐeraｔure measurement unit coｎsｉsｔs ｏf thｅ １—Wｉre buｓ digital ｔemperaturｅ seｎsｏr ＤＳ１8Ｂ20。 Ｔhe sysｔem can be expecteｄ to ｄetect thｅ presｅt ｔeｍｐerａtｕｒｅ， ｄｉｓplay tｉｍe ａnd save ｍoniｔoｒｉnｇ datａ。 An alarm will ｂe ｇivｅｎ by syｓtem if ｔｈe tempｅrature ｅxcｅｅｄs the ｕｐｐer anｄ ｌoweｒ ｌｉｍit valuｅ ｏf the temｐｅratｕre which can be set ｄiｓcrｅtiｏnaｒilｙ and ｔｈｅn auｔoｍatiｃ contrｏｌ is achieveｄ, tｈus ｔhe temperaｔuｒe is ａchievｅd monitoriｎｇ inｔelligｅnｔly within a certain ｒａｎｇe. Ｂasing ｏn pｒｉnciｐlｅ ｏｆ ｔｈｅ system, it is easy to mａke a variety ｏf otｈｅr noｎ—liｎear controｌ ｓｙstems so loｎg ａｓ the software design ｉｓ rｅasoｎably changed. The system hａｓ been provｅd to ｂe accuｒate, ｒeｌiable ａnｄ saｔisfied tｈｒough field pｒactice．  
KEYWＯRDS： AT89C51； micrｏ cｏntｒolｌer； ＤS18B20; teｍperaturｅ  1  IＮTＲODUCＴION  
  Teｍｐｅrａｔuｒe ｉs a ｖｅｒy imｐortanｔ pａrａmetｅr in human liｆe. In the modeｒn socieｔy， tempｅｒature coｎtroｌ （ＴC） is noｔ onｌｙ ｕseｄ in ｉndusｔrｉaｌ proｄuctｉon, ｂｕt aｌsｏ wｉdelｙ used in other ｆields. With ｔｈｅ imprｏveｍent ｏf the life quality， we can fiｎd ｔｈe ＴC ａppliaｎce iｎ hotels， factorｉｅs ａnd hｏmｅ aｓ welｌ. And tｈｅ trend that ＴC ｗilｌ beｔter serｖｅ the whｏle sｏciｅtｙ， so ｉt is ｏf grｅat sｉgnｉｆiｃａnce tｏ ｍeasｕｒe and ｃｏntrol the ｔｅｍｐerature． Bａsｅd on the AT８９C51 ａnｄ teｍperaｔｕre senｓor DＳ18Ｂ20, this ｓysｔem cｏntrols the ｃondiｔion ｔempｅrature inｔelligenｔly。 The temｐｅrature ｃａn be set discrｅtiｏｎarily within a ｃerｔaｉn ｒaｎge。 Ｔhe sysｔem can ｓhow the ｔime ｏn LＣD， ａnd ｓave moｎiｔoring dａｔa； aｎd auｔｏmaticaｌｌy cｏnｔｒoｌ the tempｅraｔure when tｈｅ ｃondiｔiｏn ｔempｅrａture exceｅds tｈe uppeｒ ａｎd ｌｏwer limｉｔ value． Ｂy dｏiｎg so it is to keeｐ the ｔemｐeｒａture unchanｇed. Ｔhe sｙstｅm iｓ of high antｉ-jamminｇ， hｉgｈ contrｏｌ ｐreciｓｉon ａnd flｅxible ｄesigｎ; ｉt aｌso fits the ｒugged envirｏｎment。 Ｉt is ｍainlｙ used in ｐeoplｅ＇s lifｅ to ｉmprｏve ｔｈe quａｌｉty of ｔhｅ ｗｏrk ａnd life。 Iｔ is aｌｓo ｖersaｔile, so that ｉt can ｂe conｖenienｔ to exｔend tｈe use oｆ the system。 So the design iｓ of profoｕnｄ ｉｍｐortance. Ｔｈe ｇｅneral dｅsigｎ， haｒdｗａｒe desiｇn anｄ software design oｆ thｅ sｙstem arｅ covered。 

1.1 Iｎtｒoduｃtion 
Tｈｅ 8—ｂit AT８９C51 CHMOS microcontｒｏｌlｅｒs are designed to hanｄle high-speeｄ calcｕlations ａnｄ ｆａst inpｕt/ｏutpuｔ ｏｐｅratｉons. ＭCS 51 miｃｒｏcoｎtｒollers are typｉｃaｌｌy usｅｄ ｆor ｈigh-speed eveｎt cｏntrol syｓtemｓ。 Cｏｍmercial ａppｌicatiｏnｓ inclｕde moｄemｓ， motor—contrｏl syｓｔｅmｓ， printeｒｓ, phoｔocopiｅｒs, aiｒ condiｔionｅr cｏｎtroｌ sｙｓtｅmｓ, ｄｉsk dｒｉｖｅs, and mｅdicａl instrｕmenｔs. The aｕtｏmoｔｉve inｄustry ｕsｅ MCS 51 mｉcrｏcoｎtroｌｌｅｒｓ in engine-conｔrol ｓysteｍs, aiｒbａｇs， ｓｕspenｓiｏn sysｔemｓ， and antiloｃk brakiｎg sｙstｅｍs (ＡＢS)。 The AT89Ｃ5１ is ｅspｅciａlly well suiｔed ｔo ａpplicatioｎs that benefit frｏm its prｏcesｓｉng spｅeｄ and ｅnｈaｎced on—chip ｐeｒipheral funｃｔｉoｎs set, such as automotｉve poｗｅr-ｔrａin control， vehiｃle dynａmic sｕspensｉｏn, anｔiｌocｋ ｂrakｉnｇ， ａｎd sｔabiｌiｔｙ ｃontｒol appliｃａtiｏns。 Because oｆ tｈese criticaｌ applicaｔioｎｓ， the mａrket ｒeqｕires a reliａble cosｔ-effectｉve ｃｏntroller wｉｔh a ｌｏw inteｒrupt latency ｒesｐonse， abｉlitｙ tｏ ｓｅrvice ｔhe high nｕｍｂer of ｔime ａnd eｖenｔ driveｎ integｒａtｅd ｐeripheｒals needed iｎ real tiｍe apｐlｉcaｔioｎｓ， ａnｄ ａ CPU with above average processing ｐｏwer in a siｎglｅ packagｅ。 Ｔhe ｆｉnａnciａl ａnd legal rｉsk of having ｄevｉceｓ thaｔ operａｔe uｎpreｄｉctabｌy ｉｓ veｒy hｉgh. Onｃe in the market， particulaｒly iｎ misｓｉon crｉticaｌ ａｐplicatioｎs sｕch as an ａｕtｏpilｏt oｒ antｉ-loｃk bｒaking ｓystｅm， mistakeｓ arｅ ｆｉnａnciａllｙ prohiｂitｉve。 Ｒedｅsiｇn cosｔs ｃan run aｓ high aｓ a ＄5００K, ｍuch more iｆ the fix meａnｓ 2 back annｏtatｉng it acｒoｓs a ｐｒｏdｕct famｉly ｔhat share the ｓamｅ core ａnｄ／or peｒiphｅｒａｌ ｄesign flaw。 In addition， fieｌd rｅplaｃeｍenｔs of cｏmponｅnts iｓ ｅxtreｍeｌy exｐensiｖe， aｓ the devices ａrｅ tyｐically sealed ｉn moduleｓ wiｔｈ ａ ｔｏｔal value ｓeveral times ｔhat ｏf the coｍｐoneｎt。 Ｔo ｍitigaｔe theｓe prｏbleｍs, iｔ is ｅsｓentiａl tｈａt cｏmpreheｎsive ｔｅｓting of thｅ cｏｎtrｏllers ｂe ｃarｒｉｅd out ａｔ bｏth tｈｅ coｍponｅｎt lｅvel aｎd ｓysteｍ leveｌ unｄｅｒ ｗorst ｃase enｖｉroｎmｅnｔal and ｖoltage ｃonditionｓ． This completｅ anｄ thｏrougｈ ｖａlidatioｎ neceｓｓiｔａtes not only ａ welｌ—defｉned ｐrｏcｅss buｔ also a pｒopeｒ eｎviroｎmeｎt and ｔｏolｓ to faciｌｉtate aｎd execｕte tｈe ｍｉssioｎ ｓucｃesｓfully. Intel Chandlｅr Platform Eｎginｅering grｏup pｒｏvｉdes post silicon sｙstｅm vａｌidaｔion （SV） ｏf various micro－coｎｔrollerｓ and proｃessors． The syｓtem ｖalｉｄａtｉon prｏceｓｓ cａn be broｋｅn inｔo tｈree mａjor parts. Ｔhe tｙpe of tｈｅ devｉcｅ and ｉts apｐlｉcａtion rｅｑｕirementｓ detｅｒmiｎｅ wｈｉｃh ｔypes of ｔｅstｉｎg are pｅrｆormed ｏｎ thｅ dｅｖice. 
1.2 The ＡT89C５1 ｐrｏviｄｅs tｈe follｏwing ｓtandaｒd fｅａｔｕreｓ 
4Kbytes oｆ Ｆｌaｓｈ, １２8 ｂyｔｅｓ oｆ RＡM, 32 I/O lines， tｗo 16—bittimｅr/cｏｕnｔers， a fiｖe ｖeｃtoｒ twｏ－level iｎterrupｔ ａrcｈｉteｃtuｒe， a full dupｌe sｅr—iaｌ ｐorｔ, on－chｉｐ ｏｓcilｌａtoｒ  anｄ clock ciｒcuitrｙ。 Ｉｎ additiｏn, the ＡT8９C５１ is ｄesｉｇnｅｄ ｗith stａtic ｌoｇｉｃ for ｏpeｒaｔion dｏｗn ｔｏ zeｒo ｆrｅｑuｅncy and suppoｒts ｔwo ｓofｔwaｒｅ sｅｌeｃtaｂle ｐowｅr ｓａving mｏｄeｓ。 The Ｉｄlｅ Moｄe stopｓ tｈｅ CPU ｗhiｌe ａlloｗiｎg tｈｅ RＡM, ｔimｅr/ｃounters, seｒｉａl poｒｔ ａｎd inteｒrｕpｔ sys —tｅｍ ｔｏ ｃoｎtｉnue ｆuｎctioning。 The Power—down Mｏde sａvesthe ＲAM ｃoｎtenｔｓ but freeｚes the oscｉｌ–latｏr disabling all ｏther chip ｆunctioｎs uｎtil ｔｈe nexｔ hardwaｒｅ ｒeseｔ. 
1.３Pｉn Descriptｉｏn 
ＶＣC Suppｌy ｖoltage。 
GND Ground。 
Poｒt 0:Port 0 iｓ an 8－bit opｅｎ—dｒaiｎ ｂi－ｄirｅctional I/O poｒt。 Aｓ aｎ ouｔpuｔ porｔ, eaｃh piｎ can siｎｋ ｅight ＴTL ｉｎputs. Whｅn １s are ｗritten ｔｏ ｐort 0 ｐiｎs, thｅ ｐinｓ cａｎ be usｅｄ as high imｐeｄance inｐuts． Porｔ 0 mａｙ aｌso be cｏnｆigureｄ tｏ ｂe the ｍultiplｅｘed low order aｄｄress/data bus duｒiｎg accesｓeｓ ｔo extｅｒnal ｐrｏgrａｍ ａnd dａｔa meｍｏry． In thｉs mｏｄe P0 has interｎal pull ｕps。 Port 0 alｓｏ rｅcｅiｖｅs the ｃode bｙtｅs dｕrｉng Ｆｌaｓh pｒｏgramｍiｎg， and ｏutputs ｔｈe code byteｓ ｄｕrｉnｇ ｐｒograｍ ｖerificatioｎ. Ｅxｔernaｌ ｐｕll ups are ｒeｑｕirｅd durｉng pｒogｒam vｅｒificatｉon． 
Pｏrt 1：Ｐorｔ 1 iｓ an 8－bit ｂｉ—direｃtｉｏnal I／O porｔ ｗitｈ inteｒnaｌ ｐull ups。 Thｅ Ｐort 1 ｏｕtpｕt buｆfers can sｉnk/so -uｒｃe four TTL ｉnputｓ。 Wheｎ １ｓ arｅ ｗrｉｔtｅｎ to Pｏｒｔ 1 pins ｔｈey ａrｅ pulled high by thｅ ｉntｅrnaｌ pull ups and can bｅ useｄ aｓ inputs。 Aｓ inputｓ, Ｐｏrｔ １ pｉns that arｅ exteｒnally beiｎｇ pulｌed low will sｏurｃe cｕｒｒｅｎt （ＩＩL） because of the ｉｎternal pulluｐｓ. Port 1 aｌｓo reｃeｉves ｔhe low—order ａddrｅss ｂytes ｄｕrinｇ Flash proｇramｍｉnｇ and ｖerification。 
Porｔ 2：Ｐort 2 iｓ aｎ ８—biｔ ｂi-ｄｉrectionaｌ I／O porｔ wｉth internａl pulｌ uｐｓ。 Tｈｅ Poｒt 2 output bufｆｅｒs cａn siｎｋ/sｏurce foｕｒ TＴL ｉnpuｔｓ． When 1s are writｔen tｏ Ｐort 2 pｉnｓ tｈey arｅ pulled hiｇh by thｅ internａl pull ｕps and can be ｕsｅd ａs ｉｎpuｔｓ. As iｎｐuts， Porｔ ２ ｐins ｔhat ａre eｘｔeｒnａlｌy beiｎg pullｅd ｌow will sｏurce curreｎｔ (IIL） beｃausｅ of ｔhe intｅrnaｌ pull ups. Ｐort ２ ｅmiｔs tｈe high－ordｅr address ｂyte during fetches ｆｒom exｔernａｌ ｐｒoｇｒaｍ mｅmorｙ ａｎｄ ｄuriｎｇ ａccesses to Pｏｒｔ 2 pinｓ tｈaｔ are exterｎaｌｌｙ bｅiｎg ｐulｌed lｏｗ ｗill sourｃe ｃｕrrenｔ （IIL） becａｕse of thｅ ｉnternaｌ pull upｓ。 Pｏｒt 2 emitｓ the hｉgh—orｄer ａddｒess byte ｄｕｒinｇ fｅｔches frｏm eｘtｅrnal proｇraｍ ｍemory and ｄurｉng ａccesses to eｘｔernａｌ data mｅmoｒy tｈat use 16－bit addrｅsses (MOVX@DPTR)。 In thiｓ apｐlicatｉoｎ， it uses stｒong interｎal pull—ｕｐs wｈeｎ emｉttｉｎｇ 1s. Ｄurｉng acｃesses to extｅrnaｌ dａta memory ｔhat use 8—bit aｄdreｓses （ＭOVX ＠ RＩ)， Port 2 emitｓ the contents of thｅ P2 Specｉal Funｃｔｉon Ｒｅgiｓtｅr。 Ｐorｔ 2 alｓo recｅives the high—oｒder 

ａｄdreｓs bitｓ and sｏｍe cｏntroｌ sｉgｎalｓ ｄurｉｎ Ｆｌａsh progｒaｍminｇ ａｎd ｖeｒifｉcatｉｏn． 
Port 3：Ｐort 3 is aｎ ８-bｉt ｂi-dirｅctionａl I／Ｏ ｐort wｉth internal ｐｕｌl ｕps。 Ｔhe Ｐｏrt 3 ｏutput buffｅrs caｎ sｉnｋ/sou -rce four TTＬ inpｕｔs. Wｈen 1s aｒe wrｉｔten tｏ Porｔ ３ pins they ａre pulleｄ hｉgh by thｅ ｉntｅrｎａl pull ups and can ｂe used aｓ inputs。 As iｎputｓ， Pｏrt 3 pins ｔhat aｒe exｔernａllｙ beｉｎg pulled lｏｗ wilｌ ｓource current (IIL) ｂecaｕse oｆ thｅ puｌｌ ups. 
Port 3 ａｌso sｅrｖｅｓ ｔｈe funcｔioｎｓ oｆ vａrious ｓpecｉal ｆeａtures ｏf the ＡＴ8９C5１ aｓ ｌistｅd beloｗ: 
RＳT：Reset inｐut。 A high on thiｓ ｐin foｒ two mａchiｎe cyｃlｅs ｗhile ｔhe ｏscilｌator ｉs ｒunning rｅｓetｓ tｈe device． 
ALE/PROG：Aｄdress Ｌatch Enａblｅ ｏutput ｐulsｅ for lａtching tｈe low byｔe of thｅ address during acceｓses to exterｎaｌ memory。 This pin iｓ alｓo ｔｈe progｒaｍ puｌｓe inｐｕt (PROG） duｒing Ｆlａｓｈ ｐrogramminｇ。 Ｉｎ normal operatｉon ALE iｓ emitｔed at a constａｎt ｒate oｆ 1/６ thｅ ｏscｉllator frequency， aｎd may be used for extｅｒnal ｔimｉng ｏｒ clｏckinｇ puｒposes． Note， howevｅｒ， ｔhａt oｎｅ ＡLＥ pulse is skipped ｄuｒｉ-ng ｅacｈ ａccess ｔo ｅｘternal Data Memory。 If dｅsired, AＬE oｐeration ｃan bｅ dｉsabｌeｄ ｂy settｉng ｂit ０ oｆ SFR locａtｉoｎ 8EH。 With ｔhe bit sｅｔ， ALE is ａctｉvｅ ｏnlｙ during a MOVX or ＭＯＶC inｓtrｕction。 Otherwise， the ｐin is weａklｙ pｕlled higｈ。 Ｓettｉｎg ｔhe AＬE-ｄｉsabｌe ｂiｔ ｈas no eｆfect iｆ thｅ mｉcｒocontrｏllｅr is iｎ extｅrnal exeｃuｔｉｏn moｄe. 
PSEN：Progｒam Ｓtorｅ Eｎable is tｈe rｅaｄ stｒoｂｅ to externａl progｒａm ｍemory。 Ｗhen ｔheAT89C51 ｉｓ exｅcｕting code from external proｇｒａm memoｒy, PSＥN is ａctｉvatｅｄ twicｅ ｅａｃh ｍaｃｈine ｃycｌe, exceｐt that two PSEN actｉvaｔions arｅ skipped ｄuriｎｇ eaｃｈ ａｃｃeｓs ｔｏ extｅrｎal dａｔa ｍemory。 
EA／ＶPP:Externaｌ Acｃess Eｎａble。 EA muｓｔ bｅ strapｐeｄ to GＮD iｎ order ｔo enaｂlｅ the device to fｅｔch code fｒoｍ eｘtｅrnaｌ prｏgｒam memory locaｔionｓ ｓｔarting ａt 0０00Ｈ uｐ to FＦFＦＨ。 Nｏｔｅ, however, tｈat ｉｆ loｃk bit 1 is proｇrammed， EA ｗｉll be intｅrｎallｙ lａtｃhｅd on reset． EA shｏuld ｂe sｔｒａppeｄ tｏ VCＣ ｆor inteｒnal ｐroｇram exｅcutiｏｎs. This pin alsrｅｃeｉves ｔhe １2－voｌt ｐroｇramming eｎabｌe volｔage (ＶPＰ） during Flａsh proｇramming, for parts that requiｒe 12-vｏｌt ＶＰP. 
ＸTAＬ1:Inpuｔ ｔo the inｖerｔing ｏscillａｔｏr amplｉｆier anｄ input ｔo tｈe intｅrnａl cloｃk operatiｎｇ cｉｒcｕｉｔ。 
 XTAL2 ：Outpuｔ from the inｖertiｎg oｓｃilｌaｔｏr amｐlifier。 Oscillatｏr CｈaｒacterisｔicsXＴAL1 ａnｄ XTAL2 arｅ tｈｅ inpｕt and oｕtput， ｒｅspｅcｔiｖeｌy， of aｎ iｎveｒting aｍpｌiｆｉer whiｃh can be cｏnfiｇureｄ for uｓe as an oｎ－chip osｃｉllａtor， as ｓhown 

ｉｎ Ｆigｕre 1。 Eｉthｅr a quａrｔz ｃrystal or ceraｍｉc reｓｏnａtor mａy be usｅd． To drｉve thｅ ｄevice from an extｅrnａｌ clocｋ source， XTＡL２ sｈould be left uncｏｎnｅcｔed while ＸTAＬ1 ｉs driven as showｎ in Figurｅ 2.Tｈｅｒe are ｎo requirｅments on the ｄutｙ cｙcle of the exｔernal clock siｇｎal, sinｃｅ ｔhe input to ｔhｅ iｎｔernaｌ clockｉng circuiｔry ｉs ｔhrough a dｉvide—by—two flｉp—fｌop, but ｍinｉｍum ａnd ｍaximum voltaｇe hｉgh aｎｄ low tiｍｅ specifｉｃaｔiｏns mｕst be oｂsｅrvｅd． Idlｅ Mode In idle ｍode, thｅ CPU puts ｉtsｅlｆ tｏ ｓｌeep wｈiｌe aｌl thｅ ｏn chip perｉpheｒals remaiｎ aｃｔiｖe。 The mode ｉs ｉnvokeｄ by soｆtwarｅ． The content of tｈe on-chiｐ RAM aｎｄ all the spｅcial fuｎctｉons registｅrs ｒemain unchanged ｄuriｎｇ thiｓ mode. The iｄle ｍｏde can ｂｅ teｒｍinated bｙ ａｎy enａbled iｎteｒｒupt or by a hardware ｒeset. It should be noteｄ tｈａt when idle is ｔerｍinateｄ ｂy a hａrd ware ｒesｅｔ, tｈｅ devicｅ normａlly rｅsuｍeｓ pｒoｇrａm ｅｘecution, fｒoｍ wherｅ it left oｆf， up ｔｏ twｏ machｉne cyclｅs ｂefｏre ｔhe ｉｎternal reseｔ ａlgorｉｔhｍ takes contｒol. Ｏn—chｉp haｒdwａrｅ inｈibits accｅss to inｔeｒnal ＲAＭ in thiｓ eveｎt, buｔ ａccesｓ to ｔhe poｒｔ ｐins is noｔ inhibiｔed． Tｏ eliminate thｅ posｓibility oｆ an uｎexpeｃtｅｄ wriｔe to a porｔ piｎ wheｎ Idle is teｒminated ｂy reset, ｔhe instruction ｆoｌlｏwｉnｇ ｔhe oｎe that invｏkes Iｄｌe shｏulｄ not ｂe oｎｅ that writes to a ｐort piｎ ｏr tｏ exteｒnａl meｍorｙ．  
Powｅｒ—down Mode 
Iｎ ｔhe ｐower-ｄｏwｎ mｏde， the oscillator iｓ stopｐed， ａnd the ｉｎｓｔrucｔｉｏn ｔｈat ｉｎvokes ｐower-dowｎ is the last instrｕction ｅｘecuteｄ. Ｔhe ｏn-chip RAM and Ｓpeｃｉal Funcｔioｎ Registｅrs retain their ｖａlueｓ uｎtil the poweｒ—down moｄe is ｔerｍinａtｅd. Tｈe ｏnlｙ ｅｘiｔ from ｐowｅr-ｄown ｉs a hardｗare resｅｔ。 Reseｔ reｄeｆiｎes the SＦRＳ ｂut dｏｅs not chanｇe ｔｈｅ on—chip ＲAM. The reset ｓhouｌｄ ｎoｔ be aｃtiｖated ｂefｏre ＶＣC ｉs rｅstored to its normal opｅrating ｌevel anｄ ｍust be helｄ actｉve loｎg eｎｏugh to aｌｌow tｈe oscillator ｔo reｓｔart ａnｄ ｓtａｂｉlize。 Tｈe AT8９C51 code memｏｒy arrａｙ ｉs proｇraｍmｅｄ byte－ｂy ｂyｔｅ ｉn eitｈer ｐrograｍmｉng ｍode. To ｐrogrａｍ ａny ｎｏnｂlank ｂｙte in tｈe on—chｉｐ Flash Ｍemory, the entｉre memoｒy musｔ be ｅrａsed using ｔhｅ Chip Eｒaｓｅ Moｄe。 
2  Pｒogrammｉng Aｌgorithm 
Befｏre ｐrogｒammｉnｇ the AT89C5１， the ａdｄｒess， ｄata and coｎtrol sigｎaｌs shｏulｄ bｅ set up ａccordｉnｇ ｔｏ the Flａsh programming mｏde ｔable ａnｄ Fｉgｕｒe 3 ａｎd Fｉgurｅ ４。 Tｏ ｐｒograｍ thｅ AT８9C51, tａke the ｆｏｌlowinｇ stepｓ.１。 Ｉｎput the deｓiｒed memｏry ｌoｃａｔiｏn on thｅ aｄdｒess liｎeｓ.２． Input the apprｏｐｒiate data bytｅ ｏn ｔｈｅ ｄata lineｓ． 3. Activａｔe ｔｈe coｒrｅｃｔ combinａtion of conｔrol sigｎalｓ． 4. Rａｉse ＥA／VＰP to 12Ｖ ｆor the ｈigh—ｖolｔａge prｏgraｍｍｉng mode。 ５。 Pulsｅ AＬE/ＰROG onｃｅ ｔｏ prｏgrａm a ｂｙte in the Flash ａrray or ｔhｅ locｋ ｂiｔs. The byte-write cycle is self-timeｄ aｎd typicaｌｌy taｋes no .

翻译:
温度控制系统的设计

摘要  
研究了基于AT89C５1单片机温度控制系统的原理和功能，温度测量单元由单总线数字温度传感器DＳ18B2０构成。该系统可进行温度设定,时间显示和保存监测数据。如果温度超过任意设置的上限和下限值,系统将报警并可以和自动控制的实现，从而达到温度监测智能一定范围内.基于系统的原理,很容易使其他各种非线性控制系统，只要软件设计合理的改变。该系统已被证明是准确的,可靠和满意通过现场实践. 
 关键词:单片机；温度;温度 
1 导言 
 温度是在人类生活中非常重要的参数。在现代社会中，温度控制（ＴC）不仅用于工业生产,还广泛应用于其它领域。随着生活质量的提高，我们可以发现在酒店，工厂和家庭，以及比赛设备.而比赛的趋势将更好地服务于整个社会,因此它具有十分重要的意义测量和控制温度。在ＡＴ89C51单片机和温度传感器DS１8Ｂ２0的基础上，系统环境温度智能控制。温度可设定在一定范围内动任意.该系统可以显示在液晶显示屏的时间，并保存监测数据,并自动地控制温度，当环境温度超过上限和下限的值。这样做是为了保持温度不变。该系统具有很高的抗干扰能力，控制精度高，灵活的设计,它也非常适合这个恶劣的环境。它主要应用于人们的生活,改善工作和生活质量。这也是通用的，因此它可以方便地扩大使用该系统。因此,设计具有深刻的重要性。一般的设计,硬件设计和软件系统的设计都包括在内。
 １．1 介绍 
8位AT89C5１ CＨMOS 工艺单片机被设计用于处理高速计算和快速输入/输出.ＭCＳ51 单片机典型的应用是高速事件控制系统。商业应用包括调制解调器，电动机控制系统，打印机,影印机，空调控制系统，磁盘驱动器和医疗设备.汽车工业把MCS51 单片机用于发动机控制系统，悬挂系统和反锁制动系统。AT8９C5１ 尤其很好适用于得益于它的处理速度和增强型片上外围功能集，诸如：汽车动力控制，车辆动态悬挂，反锁制动和稳定性控制应用。由于这些决定性应用，市场需要一种可靠的具有低干扰潜伏响应的费用—效能控制器，服务大量时间和事件驱动的在实时应用需要的集成外围的能力，具有在单一程序包中高出平均处理功率的中央处理器。拥有操作不可预测的设备的经济和法律风险是很高的。一旦进入市场,尤其任务决定性应用诸如自动驾驶仪或反锁制动系统，错误将是财力上所禁止的。重新设计的费用可以高达50０Ｋ 美元,如果产品族享有同样内核或外围设计缺陷的话,费用会更高。另外，部件的替代品领域是极其昂贵的，因为设备要用来把模块典型地焊接成一个总体的价值比各个部件高几倍。为了缓和这些问题,在最坏的环境和电压条件下对这些单片机进行无论在部件级别还是系统级别上的综合测试是必需的。Ｉnteｌ Chandler 平台工程组提供了各种单片机和处理器的系统验证。这种系统的验证处理可以被分解为三个主要部分。系统的类型和应用需求决定了能够在设备上执行的测试类型。 
１。２ AT89C51提供以下标准功能 
４ｋ 字节FLASH 闪速存储器，128 字节内部RAＭ，32 个Ｉ/O 口线,２ 个16 位定时/计数器，一个5 向量两级中断结构,一个全双工串行通信口,片内振荡器及时钟电路。同时,AＴ8９C51 降至0Hz 的静态逻辑操作，并支持两种可选的节电工作模式。空闲方式体制CPＵ 的工作,但允许RAM,定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM 中的内容，但振荡器体制工作并禁止其他所有不见工作直到下一个硬件复位。 
１.３引脚功能说明 
·Vｃc:电源电压 
·GND：地 
·P０ 口:Ｐ0 口是一组8 位漏极开路型双向Ｉ／Ｏ 口，也即地址/数据总线复用。作为输出口用时，每位能吸收电流的方式驱动8 个TTL 逻辑门电路，对端口写“１”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Fｌaｓｈ 编程时，P0 口接受指令字节，而在程序校验时，输出指令字节,校验时，要求外接上拉电阻。 
·P1 口：P1 是一个带内部上拉电阻的８ 位双向I/O 口，P１ 的输出缓冲级可驱动（吸收或输出电流）4 个TＴＬ 逻辑门电路.对端口写“１",通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流（ＩIL）。Ｆlａsh 编程和程序校验期间，P1 接受低8 位地址。 
·P2 口:P2 是一个带有内部上拉电阻的8 位双向I／Ｏ 口，P2 的输出缓冲级可驱动(吸收或输出电流）4 个ＴTL 逻辑门电路。对端口写“１”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时,因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IＩL）。在访问外部程序存储器或１6 位四肢的外部数据存储器（例如执行ＭOVX ＠DPＴR指令）时，P2 口送出高8 位地址数据,在访问８ 位地址的外部数据存储器(例如执行MOVX @ ＲＩ 指令）时,Ｐ２ 口线上的内容(也即特殊功能寄存器（ＳFR）区中Ｒ2 寄存器的内容），在整个访问期间不改变。Flaｓｈ 编程和程序校验时,P2 也接收高位地址和其他控制信号。 
·P3 口:P３ 是一个带有内部上拉电阻的８ 位双向I/O 口,P３ 的输出缓冲级可驱动(吸收或输出电流)4 个ＴTL 逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作为输入口使用时，因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流（IIL).Ｐ３ 口还接收一些用于Flasｈ 闪速存储器编程和程序校验的控制信号。 
·RST:复位输入.当振荡器工作时,RＳＴ 引脚