资源描述
实验一 组合逻辑电路设计与分析
1. 实验目得
（1)学会组合逻辑电路得特点;
(2)利用逻辑转换仪对组合逻辑电路进行分析与设计。
2. 实验原理
组合逻辑电路就是一种重要得数字逻辑电路：特点就是任何时刻得输出仅仅取决于同一时刻输入信号得取值组合。根据电路确定功能,就是分析组合逻辑电路得过程，一般按图1-１所示步骤进行分析。
图1－Error! Bookmark not defined. 组合逻辑电路得分析步骤
根据要求求解电路，就是设计组合逻辑电路得过程,一般按图1－2所示步骤进行设计。图1-Error! Bookmark not defined. 组合逻辑电路得设计步骤
3. 实验电路及步骤
（1） 利用逻辑转换仪对已知逻辑电路进行分析。
a. 按图1-3所示连接电路。
图1-3 待分析得逻辑电路A
b. 在逻辑转换仪面板上单击由逻辑电路转换为真值表得按钮与由真值表导出简化表达式后,得到如图1－4所示结果。观察真值表,我们发现:当四个输入变量Ａ,B,C,Ｄ中1得个数为奇数时，输出为0,而当四个输入变量A,Ｂ,Ｃ，D中１得个数为偶数时，输出为1。因此这就是一个四位输入信号得奇偶校验电路。
图1-4 经分析得到得真值表与表达式
（2） 根据要求利用逻辑转换仪进行逻辑电路得设计。
a. 问题提出：有一火灾报警系统,设有烟感、温感与紫外线三种类型不同得火灾探测器。为了防止误报警,只有当其中有两种或两种以上得探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号得电路。
b. 在逻辑转换仪面板上根据下列分析出真值表如图1-５所示:由于探测器发出得火灾探测信号也只有两种可能，一种就是高电平（1)，表示有火灾报警;一种就是低电平(０),表示正常无火灾报警。因此,令A、B、C分别表示烟感、温感、紫外线三种探测器得探测输出信号,为报警控制电路得输入、令F为报警控制电路得输出。
图1-5 经分析得到得真值表
（3） 在逻辑转换仪面板上单击由真值表到处简化表达式得按钮后得到最简化表达式AC+AB＋BC。
4. 实验心得
通过本次实验得学习,我们复习了数电课本关于组合逻辑电路分析与设计得相关知识,掌握了逻辑转换仪得功能及其使用方法。初步掌握了软件ｍuｌｔｉsｉｍ得用法。
实验二 编码器、译码器电路仿真实验
1. 实验目得
（1） 掌握编码器、译码器得工作原理。
（2） 常见编码器、译码器得应用。
2. 实验原理
所谓编码就是指在选定得一系列二进制数数码中，赋予每个二进制数码以某一固定含义。例如，用二进制数码表示十六进制数叫做二—十六进制编码。能完成编码功能得电路统称为编码器。74LS148D就是常用8线—3线优先编码器。在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高得一个有效输入信号进行编码。其中７端优先权最高,0端优先权最低,其她端得优先权按端脚号得递减顺序排列。~E１为选通输入端,低电平有效,只有~E1=０时,编码器正常工作,而在~Ｅ１=１时,所以得输出端均被封锁。E0为选通输出端,GS为优先标志端。该编码器输入、输出均为低电平有效。
译码器就是编码得逆过程，将输入得每个二进制代码赋予得含义“翻译”过来,给出相应得输出信号。能够完成译码功能得电路焦作译码器。7４LS１38D属于3线—８线译码器。该译码器输入高电平有效,输出低电平有效。
3. 实验电路及步骤
3、1电路
(１)8—３线优先编码器具体电路如图2-1所示,说明如下:
利用9个单刀双掷开关(J0—J８)切换８位信号输入端与选通输入端(~Ｅ1）输入得高低电平状态。利用5个探测器(X1—X5）观察３位信号输出端、选通输出端、优先标志段输出信号得高低电平状态(探测器亮表示输出高电平“1”，灭表示输出低电平“0”)。
(2）3—8线译码器具体电路如图２－２所示,说明如下:
利用3个单刀双掷开关（J１—J３)切换二路输入端输入得高低电平状态。利用８个探测器（X0—X7）观察8路输出端输以信号得高低电平状态(探测器亮表示输出高电平“１”,灭表示输出低电平“0”)。使能端Ｇ1接高电平，G２A接低电平，G2B接低电平。
3、2 步骤
(1)8—3线优先编码器实验步骤:
a、 按图2-1所示连接电路。
b、 切换9个单刀双掷开关(J０—J8)进行仿真实验,将结果填入表2、１中。输入端中得“１”表示接高电平，“０”表示接低电平,“×”表示接高、低电平都可以。输出端中得“１”表示探测器亮，“0”表示探测器灭。该编码器输入、输出均为低电平有效。
图2-1 8—3线优先编码器仿真电路
输入端
输出端
～E1
Y7
Y6
Y5
Y4
Y3
Ｙ2
Y1
Y0
Ａ2
A1
Ａ０
GS
E0
1
×
×
×
×
×
×
×
×
1
1
１
1
１
1
1
0
1
0
1
0
1
１
１
1
1
1
0
×
１
1
0
０
１
0
1
1
1
1
1
０
×
×
1
０
1
0
1
0
1
1
1
1
0
×
×
×
1
０
0
0
1
0
1
1
1
0
×
×
×
×
0
１
1
0
1
0
1
１
０
×
×
×
×
×
0
1
0
0
1
0
1
０
×
×
×
×
×
×
0
0
1
0
１
0
0
×
×
×
×
×
×
×
0
0
０
0
1
表2、1 8—3线译码器真值表(输入高电平有效,输出低电平有效)
（2)3-8线译码器实验步骤:
a、 按图2－2所示连接电路。
b、 切换3个单刀双掷开关(Ｊ1—J3）进行仿真实验,得到表２、2所示结果。输入端中得“1”表示接高电平,“0”表示接低电平。输出端中得“1”表示探测器亮,“0”表示探测器灭。该译码器输入高电平有效，输出低电平有效。
图2-2 3—8线译码器仿真电路
ﻬ输入端
输出端
Ｇ1
G2Ａ
G2B
A２
Ａ1
A0
Y０
Y1
Y2
Ｙ3
Y4
Y5
Y６
Y7
1
1
１
1
1
1
1
1
1
1
１
１
1
1
1
１
1
１
1
0
1
1
1
０
表2、2 3—8线译码器真值表(输入高电平有效,输出低电平有效)
4. 实验心得
本次实验主要掌握编码器、译码器得工作原理,并掌握了如何利用基础编码器设计位数更高得编码器。知道了各个管脚得功能与连接方式,进一步学习了muｌtisiｍ软件得使用。
ﻬ实验三 触发器电路仿真实验ﻩﻩﻩ ﻩﻩ
1. 实验目得
（1） 掌握边沿触发器得逻辑功能。
（2） 逻辑不同边沿触发器逻辑功能之间得相互切换。
2. 实验原理
触发器就是构成时序电路得基本逻辑单元,具有记忆、存储二进制信息得功能。从逻辑功能上将触发器分为RS、Ｄ、JK、Ｔ、T’等几种类型,对于逻辑功能得描述有真值表、波形图、特征方程等几种方法。功能不同得触发器之间可以相互转换。边沿触发器就是指只在ＣP上升沿或下降沿到来时接受此刻得输入信号,进行状态转换,而其她时刻输入信号状态得变化对其没有影响得电路。
集成触发器通常具有异步置位、复位功能。74LS７4D就是在一片芯片上包含两个完全独立边沿D触发器得集成电路。对它得分析可分为以下三种情况：
（1） 无论CP、Ｄ为何值,只要1~ＣＬR=０，~1PR=1，触发器置0;只要~1CLＲ=1，~1PR＝0,触发器置1。(“~”表示非）
（2） 当~１CＬR＝~１PＲ=0时为不允许状态、
（3） 当~1ＣLR=~１ＰR=1且CP处于上升沿时，
7４LS１12D就是在一芯片上饱与两个完全独立边沿JK触发器得集成电路。对她得分析可分为以下三种情况。
（1） 无论CＰ、Ｊ、K为何值,只要~１CLR=0,～1PR=１，触发器置０；只要～1CLR=１,~１PR=0,触发器置1。(“~”表示非）
（2） 当~１CLＲ=~1PR=0时为不允许状态。
（3） 当~1CLR＝~1PＲ=1且ＣP处于下降沿时,。
图４-1 ７4ＬS74D 逻辑符号与引脚注解
图4-２ ７4ＬS１12D逻辑符号与引脚注解
3. 实验电路及步骤
3、1电路
（1） D触发器仿真电路如图4-3所示,说明如下:
输入端
现态
次态
CＰ
~CLP
~PR
D
０
0
0
1
0
1
0
1
1
１
１
0
０
1
1
１
1
1
利用单刀双掷开关Ｊ1、J2、Ｊ3、J4切换输入管脚得信号电平状态,利用探测器X１观察输出管脚得信号电平状态。用示波器查瞧输出管脚得信号波形。
表４、1 边沿D触发器74LＳ7４Ｄ真值表
图4-3 D触发仿真电路
３、2步骤
D触发器仿真电路实验步骤。
a. 按图4-3所示连接电路。
b. 进行仿真电路实验，利用开关来改变~1PR、1D、～1CP、ＣP得状态,观察输出端1Q得变化，将结果填入表4、１并验证结果。输入端得“1”表示接高电平,“0”表示接低电平,“x”表示接高、低电平都可以。输出端得“1”表示探测器亮，“0”表示探测器灭。
实验四 计数器电路仿真实验ﻩﻩﻩ ﻩ
1. 实验目得
(1)了解计数器得日常应用与分类。
(2)熟悉集成计数器逻辑功能与其各控制端作用。
（3)掌握计数器使用方法。
2. 实验原理
统计输入脉冲个数得过程叫计数。能够完成计数工作得电路称作计数器。计数器得基本功能就是统计叫钟脉冲得个数,即实现计数操作,也可用于分频、定时、产生节拍脉冲等。计数器得种类很多,根据计数脉冲引入方式得不同,将计数器分为同步计数器与异步计数器；根据计数过程中计数变化趋势,将计数器分为加法计数器、减法计数器、可逆计数器;根据计数器中计数长度得不同,可以将计数器分为二进制计数器与非二进制计数器(例如十进制、Ｎ进制）。
二进制计数器就是构成其她各种计数器得基础。按照计数器中计数值得编码方法，用n表示二进制代表,Ｎ表示状态位,满足得计数器称作二进制计数器。74LS１61D就是常见得二进制加法同步计数器,其功能如表5、1所示。
表５、1 74LＳ１６１D功能表(~表示“非”)
输入
输出
～CＬR
~ＬＯＡＤ
ENT
ENP
CLK
A
B
Ｃ
D
ＱＡ
QB
QC
QD
0
Ｘ
X
X
X
X
X
X
X
0
0
0
０
1
0
X
X
１
Da
Db
Dc
Dd
Da
Db
Ｄc
Dd
1
1
0
Ｘ
X
X
Ｘ
X
X
计数
1
1
0
Ｘ
X
X
X
X
X
保持
１
1
X
0
X
X
X
Ｘ
Ｘ
保持
3. 实验电路及步骤
３、1电路
7４LS1６1D构成得二进制加法同步计数器。具体电路如图５－1所示,说明如下:
ａ、该电路采用总线方式进行连接。
b、利用J2、J２、J3、J4四个单刀双掷开关可以切换74LS1６１Ｄ第7、1０、9、1脚输入得高低电平状态。74LＳ16１D第3、4、５、６（4位二进制输入端)同时接高电平。74LS161D第1５脚（进位输出端)接探测器X１。V1为时钟信号。利用逻辑分析仪观察四位二进制输出端(第１1、１2、1３、14脚)、进位输出端(第15脚)与时钟信号端（第2脚)得波形。利用数码管Ｕ2显示计数器得计数情况。
图5－１ 7４LS1６1D构成得二进制加法同步计数器
3、２步骤
74LS16１D构成得二进制加法同步计数器仿真实验步骤。
a、按图5-１所示连接电路。
ｂ、利用Ｊ1、Ｊ2、J3、J4四个单刀双掷开关切换74ＬS１61D第1、7、９、１0脚输入得高低电平状态,同时观察数码管Ｕ2得输出信号,验证表5、1给定得７4LＳ１61D功能就是否与实验结果相吻合。
c、观测探测器X1发现当该计数器计满（计到数码管U２显示“F”时),探测器X1亮,表明进位输出端有进位输出且高电平有效。
ｄ、逻辑分析仪观察得结果如图5－2所示,验证其结果就是否与表５、1给定得74LＳ1６１D功能相吻合。改变时钟信号V１得幅度与频率,观察数码管与逻辑分析仪显示结果有何变化。
图５－２ 逻辑分析仪观察结果
5． 实验心得
通过本次实验了解计数器得日常应用与分类,熟悉集成计数器逻辑功能与其各控制端作用,掌握计数器使用方法。
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
