工学第四章存储器.pptx

第四章第四章 存储器存储器 掌握掌握1、存、存储器器结构构成构构成从内到外依次从内到外依次为：速度最快的是：速度最快的是：容量最大的是：容量最大的是：2、半、半导体存体存储器分器分类有哪些，其中不同有哪些，其中不同类型存型存储芯芯片分片分别应用于哪些方面，用于哪些方面，储存哪些内容。存哪些内容。3、构成一个存、构成一个存储器，器，选择芯片是需要考芯片是需要考虑哪些因素哪些因素？4、存、存储器芯片的引脚信号器芯片的引脚信号线有几有几类，分，分别是什么？是什么？5、存、存储器芯片的位器芯片的位扩展，子展，子扩展，字位展，字位扩展指什么，展指什么，如何如何实现？4.1存存储器体系器体系结构构l分分级存存储结构构l虚虚拟存存储器器结构构n存储器存储器(memory)(memory)是计算机的主要组成部是计算机的主要组成部分。它既可用来存储数据，也可用以存放分。它既可用来存储数据，也可用以存放计算机的运算程序。存储器由寄存器组成，计算机的运算程序。存储器由寄存器组成，可以看做一个寄存器堆，每个存储单元实可以看做一个寄存器堆，每个存储单元实际上相当于一个缓冲寄存器。际上相当于一个缓冲寄存器。根据存取方式的不同，半导体存储器可以分为随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)两大类。如图所示。4.24.2存储器的分类存储器的分类 存存储器的性能指器的性能指标l(1)(1)存存储容量容量l(2)(2)存存储速度速度l(3)(3)可靠性可靠性(1)(1)存存储容量容量l存存储容量容量 是指一是指一块存存储芯片上所能存芯片上所能存储的二的二进制位数。制位数。l假假设存存储芯片的存芯片的存储单元数是元数是M，一一个存个存储单元所存元所存储的信息的位数是的信息的位数是N，则其其存存储容量容量为MN。例例题1 1、已知、已知单片片61166116芯片的地址芯片的地址线是是1111位，位，每个存每个存储单元是元是8 8位，求其存位，求其存储容量容量?解解:因因为可可编址范址范围2 21111，即，即M 2 21111，每个存每个存储单元可存元可存8 8位，即位，即N 8，所以，所以，61166116的存的存储容量容量=2=2111188=210248=210248=2=2K8822KB例例题l2、若要若要组成成6464K字字节的存的存储器，以下芯片各需几片器，以下芯片各需几片?l6116(26116(2K8)8)l4416(164416(16K4)4)解解:(64K8)(2K8)=32(片片)(64K8)(16K4)=8(片片)P185区区别：芯片的存：芯片的存储容量和微机的存容量和微机的存储容量容量l微机的存微机的存储容量容量 由多片存由多片存储芯片芯片组成的成的总存存储容量。容量。l微机的最大内存容量微机的最大内存容量 由由CPU的地址的地址总线决定。决定。l如：如：PC486，地址地址总线是是3232位，位，则，内存容，内存容许最大容量是最大容量是2 23232=4=4G；l 实际的装机容量的装机容量 由由实际使用的若干片存使用的若干片存储芯片芯片组成的成的总存存储容量。容量。(2)(2)存存储速度速度l存存储器的存取速度是影响器的存取速度是影响计算机运算速度的算机运算速度的主要因素，用两个参数来衡量：主要因素，用两个参数来衡量：l存取存取时间TA（Access Time）定定义为启启动一次存一次存储器操作（器操作（读或写），到完成或写），到完成该操操作所作所经历的的时间。l存存储周期周期TMC（Memory Cycle）定定义启启动两次两次读（或写）存（或写）存储器操作之器操作之间所需的最所需的最小小时间间隔。隔。(3)(3)可靠性可靠性l存存储器的可靠性用器的可靠性用MTBF来衡量。来衡量。lMTBF即即Mean Time Between Failures 平均故障平均故障间隔隔时间，MBTF越越长，表示可，表示可靠性越高。靠性越高。存储器的逻辑结构示意图存储器的逻辑结构示意图4.34.3存储器芯片接口特性存储器芯片接口特性随机存随机存储器器举例例 RAM(Random Access Memory)意意指指随随机机存存取取存存储器器，其其工工作作特特点点是是：在在微微机机系系统的的工工作作过程程中中，可可以以随随机机地地对其其中中的的各各个个存存储单元元进行行读写写操操作作。读写写存存储器器分分为静静态RAM与与动态RAM两种。两种。静静态RAM的基本存的基本存储单元是由六个元是由六个MOS管构成，所以，管构成，所以，静静态存存储电路又称路又称为六管静六管静态存存储电路。路。这种存种存储电路的路的读出出过程是非破坏性的，即信息在程是非破坏性的，即信息在读出之后，原存出之后，原存储电路的状路的状态不不变。1静态RAM存储器芯片(1)Intel 6264Intel 6264是一种是一种8K8的静的静态RAM存存储器器芯片，其最基本的存芯片，其最基本的存储单元就是如上所述元就是如上所述的六管存的六管存储电路路,其它的典型芯片有其它的典型芯片有Intel 6116/62256等。等。引脚介绍A0-A12：13根地址信号根地址信号输入引脚，决定入引脚，决定该芯片有芯片有8K个存个存储单元元D0D7：8根双向数据根双向数据输入入输出信号引脚出信号引脚/CS1，CS2：片片选信信号号，当当/CS1=0且且CS2=1时，该片子被片子被选中中/OE：输出出允允许信信号号，当当/OE=0时，CPU才才能能够从从芯片中芯片中读数据数据WE：读写控制信号写控制信号输入引脚，当入引脚，当WE为低低电平平时，使，使输入三入三态门导通，信息由数据通，信息由数据总线通通过输入数据控制入数据控制电路写入被路写入被选中的存中的存储单元；反之从所元；反之从所选中的存中的存储单元元读出信息送到数据出信息送到数据总线。下表下表总结4个控制信号的功能：个控制信号的功能：DRAM的接口特性的接口特性1、刷新、刷新问题DRAM利用利用场效效应晶体管晶体管栅极极电容充放容充放电状状态表示表示0和和1，所以需要定，所以需要定时刷新。刷新。2、地址信号、地址信号输入入问题DRAM芯片集成度高，存数容量大，芯片集成度高，存数容量大，导致能致能够引出的引脚数目不引出的引脚数目不够，所以采用两路复用，所以采用两路复用锁存方存方式式寻址。址。DRAM芯片内部芯片内部结构构l1、没有、没有专门的片的片选线，使用行列信号，使用行列信号选通。通。l2、数据、数据线非双向，分非双向，分设Din Doutl3、读/写控制信号一根写控制信号一根线完成完成l2、全部存、全部存储单元分散配置元分散配置为4个行列矩个行列矩阵。l读写数据同时进行刷新读写数据同时进行刷新l只给出行信号线，无列信号线时只刷新，不读写，只给出行信号线，无列信号线时只刷新，不读写，数据输出为高阻态。数据输出为高阻态。l读写必刷新读写必刷新l刷新时间刷新时间2ms2ms，需要专门的刷新电路，需要专门的刷新电路实现刷新的三种方式刷新的三种方式CPU通通过控制控制逻辑实现DMA控制器控制器实现专门的的DRAM控制器控制器实现例：例：CPU控制刷新的控制刷新的逻辑接口接口 P191存存储器系器系统的构成的构成芯片的芯片的选配配CPU与存与存储芯片的芯片的连接方式接方式地址地址单元个数的元个数的扩展（字展（字扩展）展）单元位数的元位数的扩展（位展（位扩展）展）字位字位扩展展芯片芯片选择lSRAM与与CPU连接，不需要外接，不需要外围电路，路，连接接简单，用于小型控制系，用于小型控制系统。lDRAM常用于大型系常用于大型系统，因，因为需要刷新需要刷新电路，路，比如比如PC机的内存条。机的内存条。lROM通常用于存放固定的系通常用于存放固定的系统程序。程序。存存储器接口器接口设计l与三大与三大总线正确正确连接接l时序匹配序匹配l地址地址线的的处理（高位地址理（高位地址线，低位地址，低位地址线）l片片选控制的方法：控制的方法：线选法、局部法、局部译码法、全法、全译码法（最常用）法（最常用）l全全译码可提供可提供对全部存全部存储空空间的的寻址能力址能力例例 CPUCPU要实现对存储单元的访问，首先要选择存要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，址码选择出相应的存储单元，以进行数据的存取，这称为这称为字选字选。片内的字选是由。片内的字选是由CPUCPU送出的送出的N N条低位地条低位地址线完成的，地址线直接接到所有存储芯片的地址址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：现片选的方法可分为三种：线选法线选法、全译码法全译码法和和部部分译码法分译码法。存储器地址选择存储器地址选择 线选法线选法就是用除片内寻址外的高位就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片地址线直接分别接至各个存储芯片的片选端，当某地址线信号为选端，当某地址线信号为“0 0”时，就选时，就选中与之对应的存储芯片。中与之对应的存储芯片。特点：不需要地址译码器，线路简特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。单，适用于连接存储芯片较少的场合。线选法线选法 存储器地址选择存储器地址选择 全译码法全译码法将片内寻址外的全部高位地址线将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。存储芯片的片选端，以实现对存储芯片的选择。译码法的优点是每片译码法的优点是每片(或组或组)芯片的地址范芯片的地址范围是唯围是唯确定的，而且是连续的，也便于扩展，确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译不会产生地址重叠的存储区，但全译码法对译码电路要求较高。码电路要求较高。全译码法全译码法 部分译码法部分译码法是对高位地址线中的一部分是对高位地址线中的一部分(而不是全部而不是全部)进行译码，以产生各存储器芯片进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可而又不需要全部存储器空间的寻址能力时，可采用这种方法。采用这种方法。部分译码法部分译码法存存储器芯片的容量器芯片的容量扩充充l对1#1#来来说其地址其地址范范围l0000000000000000000000000000l0001111111000111111111111111l（即（即00000000H07FFH）用用两片两片61166116芯片芯片（2 2K 8K 8）即可扩展即可扩展成成4 4K 8K 8位，这种扩展方式就称为位，这种扩展方式就称为字扩展字扩展。对对2#来说其地址范围来说其地址范围00 1000 0000 000000 1111 1111 1111（即（即0800H0FFFH)存存储器芯片的容量器芯片的容量扩充充l显然，我然，我们可以可以用用2 2片片21142114组成成1 1K8位的位的存存储器，器，这种种扩展方式称展方式称为位位扩展展。对对2114来说，存储容量是来说，存储容量是1K4位，而正常数据位，而正常数据都以字节作为存储单元，显然需要进行扩展。都以字节作为存储单元，显然需要进行扩展。N=(1K8位位)(1K4位位)=2什么是什么是cachelCache又叫高速又叫高速缓冲存冲存储器，位于器，位于CPU与内存之与内存之间，是一种特殊的存，是一种特殊的存储器子系器子系统。l目前比目前比较常常见的是两极的是两极cache结构，即构，即cache系系统由一由一级高速高速缓存存L1 cache和二和二级高速高速缓存存L2 cache组成，成，L1 cache通常又分通常又分为数据数据cache（I-Cache）和指令）和指令cache（D-Cache），它），它们分分别用来存放数据和用来存放数据和执行行这些数据的指令。些数据的指令。为什么要使用什么要使用Cache?l用以弥用以弥补主存速度的不足。主存速度的不足。lCPU速度与主存速度相差很大（例如，一般的速度与主存速度相差很大（例如，一般的DRAM的工作速度比的工作速度比CPU慢慢100倍以上。倍以上。lCache工作速度很高，可以将其集成到工作速度很高，可以将其集成到CPU内。内。高性能高性能CPU通常用两通常用两级Cache,一一级在在CPU内，其内，其容量比容量比较小，速度很快，第二小，速度很快，第二级在主板上，容量在主板上，容量比比较大，速度比第一大，速度比第一级低低5倍左右。倍左右。lCache全部用硬件全部用硬件调度度对所有程序所有程序员都是透明的。都是透明的。lCache与主存与主存储器之器之间以以块为单位位进行数据交行数据交换。块的大小通常以在主存的大小通常以在主存储器的一个存器的一个存储周期内可周期内可以以访问到的数据到的数据长度度为限。限。存储系统两级存储器速度比Cache虚拟存储器要达到的目标提高速度扩大容量实现方法全部硬件软件为主硬件为辅310倍105倍页(块)大小116字1KB16KB等效存储容量主存储器虚拟存储器透明性对系统和应用程序员仅对应用程序员不命中时处理方式 等待主存储器任务切换CacheCache存储系统与虚拟存储系统比较存储系统与虚拟存储系统比较基本基本结构构 l把主存和把主存和Cache机械等分成相同大小的机械等分成相同大小的块（行），（行），块比比页小得多；小得多；l访问Cache的的时间时访问主存主存时间的的1/4到到1/10；lCache和和CPU是同是同类型的半型的半导体器件；体器件；lCache-主存主存间的地址映像和的地址映像和变换，以及替，以及替换、调度算法用硬件度算法用硬件实现，对应用程序用程序员透明，也透明，也对系系统程序程序员透明；透明；基本基本结构（构（续）lCache在物理位置上靠近在物理位置上靠近CPU，不在主存，减少，不在主存，减少传输延延迟；l除除Cache到到处理机的通路外，理机的通路外，还设有主存到有主存到处理理机的通路，因此，机的通路，因此，Cache既是既是Cache-主存存主存存储层次中的一次中的一级，又是，又是处理机和主存的一个旁理机和主存的一个旁视存存储器；器；l有有Cache的主存系的主存系统都采用多体交叉存都采用多体交叉存储器；器；l应尽量提高尽量提高Cache的的访主存的主存的优先先级；高速高速缓冲存冲存储器基本原理器基本原理l系系统开机开机时，Cache中无任何内容中无任何内容lCache命中是命中是设计的核心的核心lCache的的组成：存放从内存复制来的代成：存放从内存复制来的代码和数据和数据存放存放这些内容所在的地址些内容所在的地址标记置置换算法：先算法：先进先出，最近最少使用先出，最近最少使用Cache与内存容量一般与内存容量一般为1：128太小命中率低；太大增加成本，且太小命中率低；太大增加成本，且Cache超超过一定一定容量后命中率并不会随容量的增大明容量后命中率并不会随容量的增大明显提高。提高。lCache与内存的映像方式与内存的映像方式1、全关、全关联方式方式最灵活，最灵活，寻址最复址最复杂，索引速度最慢，索引速度最慢2、直接映射方式、直接映射方式寻址最址最简单，索引速度最快，最不灵活，索引速度最快，最不灵活3、分、分组关关联方式（方式（组内直接映射，内直接映射，组间全关全关联）前两种方式的折中前两种方式的折中块0Cache块1块Cb-1块0块1块i块Mb-1主存储器全相联映象方式有效位块号B块内地址主存地址目录表（由相联存储器组成，共Cb个字）主存块号BB块号b块内地址wCache块号bb相联比较命中Cache地址直接映象与直接映象与变换l定定义及及规则映象映象规则：主存中一：主存中一块只能映象到只能映象到Cache的一个的一个特定的特定的块中。中。计算公式：算公式：bB mod Cb，其中：，其中：b为Cache的的块号，号，B是主存的是主存的块号，号，Cb是是Cache的的块数。数。整个整个Cache地址与主存地址的低位部分完全相同。地址与主存地址的低位部分完全相同。l变换过程，如下程，如下图。l特点：特点：硬件硬件简单冲突概率高冲突概率高出出现大量空大量空闲块很少使用。很少使用。块0Cache块1块Cb-1块0块Cb-1主存储器直接相联映象方式块Cb块2Cb-1块Mb-Cb块Mb-1区0区1区Me-1l地址地址变换过程程用主存地址中的用主存地址中的块号号B去去访问区号存区号存储器器把把读出来的区号与主存地址中的区号出来的区号与主存地址中的区号E进行比行比较比比较结果相等果相等,且有效位且有效位为1,则Cache命中命中比比较结果相等果相等,有效位有效位为0,表示表示Cache中的中的这一一块已已经作作废比比较结果不相等果不相等,有效位有效位为0,表示表示Cache中的中的这一一块是是空的空的比比较结果不相等果不相等,有效位有效位为1,表示原来在表示原来在Cache中的中的这一一块是有用的是有用的Cache读写写问题lCache读，命中，命中问题lCache写（保写（保证Cache 和内存数据一致）和内存数据一致）方法：方法：1、通写（、通写（Write-Through）写写Cache时同同时写内存，数据一致，速度慢写内存，数据一致，速度慢2、改、改进通写法（通写法（Improved Write-Through）写写Cache后后紧接操作接操作为读，主存写完成前，主存写完成前，CPU开始开始读（命中）；写（命中）；写Cache后后紧接操作接操作为写，或写，或为读（未命中）（未命中）需要在写主存需要在写主存时插入等待周期插入等待周期 3、回写法（、回写法（Write-Back）速度快，）速度快，结构复构复杂Cache中任一中任一页，如存在期，如存在期间发生生过写操作，写操作，该页被覆盖前必被覆盖前必须将其内容回写将其内容回写对应主存，如主存，如为改写，改写，则淘汰，不回写淘汰，不回写分分级Cache结构与平均构与平均访问周期估算周期估算 Pentium系列微系列微处理器中都集成了理器中都集成了16KB128KB的一的一级Cache，同，同时芯片芯片(卡匣卡匣)内置或外内置或外置了置了128KB2MB不等的二不等的二级Cache。在在这种采用分种采用分级Cache结构的微机系构的微机系统中，一中，一般有般有80%左右的内存左右的内存访问请求可在一求可在一级Cache中中命中，剩下命中，剩下20%的内存的内存请求大求大约又有又有80%可在二可在二级Cache中命中。中命中。这样，整个，整个Cache的命中率将的命中率将达到达到96%左右，全部内存左右，全部内存请求真正需要到内存去求真正需要到内存去访问的大的大约只有只有4%。两两级Cache的系的系统中，中，CPU对内存的平均内存的平均访问周期周期T的估算公式：的估算公式：T=T1H1+T2(1-H1)H2+TM(1-H1)(1-H2)(4.1)式中：式中：T1、T2、和、和TM分分别为一一级Cache、二、二级Cache和和内存的存取周期，内存的存取周期，H1和和H2分分别为一一级Cache和二和二级Cache的的命中率。命中率。一般集成在一般集成在CPU中的中的Cache和芯片和芯片(卡匣卡匣)内置的内置的Cache具有具有同同CPU内核相同的工作内核相同的工作频率。假定一率。假定一级Cache集成在集成在CPU内，内，二二级Cache内置于内置于CPU卡匣中，卡匣中，这样它它们的存取周期的存取周期T1和和T2便相等；便相等；设T1=T2=TC，同，同时假定它假定它们的命中率也相等，且的命中率也相等，且H1=H2=HC，则式式(4.1)可可变成：成：T=TC(2HC-HC2)+TM(1-HC)2 (4.2)若系若系统中只有一中只有一级Cache，则相当于式相当于式(4.1)中的中的H2=0，于是，于是CPU的平均的平均访存周期存周期为：T=T1H1+TM(1-H1)(4.3)l例例4.5某微机由一某微机由一级Cache和和DRAM构成存构成存储器。器。若若Cache的存取周期的存取周期为5ns，DRAM的存取周期的存取周期为100ns，Cache的命中率的命中率为90%，试求求该存存储器的平均器的平均访问周期。周期。l解：解：由式由式(4.3)可求得平均可求得平均访存周期存周期 T=5ns90%+100ns10%=14.5nsl例例4.6若将例若将例4.5微机系微机系统的存的存储器由一器由一级Cache改改为两两级Cache，且两，且两级Cache的存取周期和命的存取周期和命中率都相同，仍分中率都相同，仍分别为5ns和和90%，试求存求存储器器的平均的平均访问周期。周期。解：解：由式由式(4.2)可求得平均可求得平均访存周期存周期 T=5ns290%-(90%)2+100ns(1-90%)2 =5ns0.99+100ns0.01=5.95ns由例由例4.5和例和例4.6可以看出，系可以看出，系统中有没有中有没有Cache，CPU访问内存的速度有很大不同。当采内存的速度有很大不同。当采用一用一级Cache时，访存周期存周期缩短了短了85.5%；采用；采用两两级Cache时，比一，比一级Cache时又又缩短了短了58.97%，比不用，比不用Cache时缩短了短了94.05%。作作业P215 4.7、4.8、4.9、4.10、4.11、4.12、4.13、4.15