嵌入式解码系统的设计样本.doc

嵌入式MPEG4解码系统设计和实现作者:郑洪超 胡剑凌伴随通信和网络技术飞速发展，多媒体及其视频流应用越来越广泛，同时用户也对视频传输速率和图像质量有更高要求，MPEG-4标准适时地处理了多媒体压缩存放和传输问题。不过现在多数播放器全部是在PC机上运行，应用范围受到很大限制。研究和开发一个嵌入式MPEG-4解码系统终端含相关键现实意义和实用价值。 MPEG -4标准是由国际运动图像教授组于10月公布一个面向多媒体应用视频压缩标准。它采取了基于对象压缩编码技术，在编码前首先对视频序列进行分析，从原始图像中分割出各个视频对象，然后再分别对每个视频对象形状信息、运动信息、纹理信息单独编码，并经过比MPEG-2更优运动估计和运动赔偿来去除连续帧之间时间冗余。其关键是基于内容尺度可变性(Content-based scalability)，能够对图像中各个对象分配优先级，对比较关键对象用高空间和时间分辩率表示，对不甚关键对象(如监控系统背景)以较低分辩率表示，甚至不显示。所以它含有自适应调配资源能力，能够实现高质量低速率图像通信和视频传输。MPEG-4以其高质量、低传输速率等优点已经被广泛应用到网络多媒体、视频会议和多媒体监控等图像传输系统中。现在中国外大部分成熟MPEG-4应用均为基于PC层面用户端和服务器模式，应用在嵌入式系统上并不多，且多数嵌入式MPEG-4解码系统大多使用商业嵌入式操作系统，如Windows CE、VxWorks等，成本高、灵活性差。如以嵌入式Linux作为操作系统不仅开发方便，且能够节省成本，并能够依据实际情况进行淘汰，占用资源少、灵活性强，网络性能好，适用范围更广。 此专题相关图片以下：下面具体地介绍此嵌入式MPEG-4解码系统设计原理、硬件和软件组成。1 系统设计原理 系统设计包含硬件和软件。硬件关键分控制系统、MPEG-4解码系统、输入数据源三部分。数据源能够是IDE接口设备(如硬盘)或网络端口。控制系统对系统各部分进行监测和控制、完成数据流传输等。图1所表示，它关键由主控芯片、Flash和SRAM组成。主控芯片经过PCI总线控制系统其它模块，是控制系统关键；Flash里固化嵌入式Linux操作系统，存放应用软件和备份数据；SDRAM作为内存供系统运行使用。MPEG-4硬件解码系统采取硬解码方法，负责将输入MPEG-4数据流解码成一般电视信号，其关键是解码芯片。为处理数据流不稳定问题，解码芯片通常使用SDRAM进行数据缓冲才能够确保正常解码过程，解码芯片输出数字音频、视频数据还要经数模转换器(DAC)转换成模拟电视图像信号和声音信号。解码芯片经过I2C总线发送指令配置音、视频数模转换器。整个系统框图图1所表示。 此专题相关图片以下：软件关键包含嵌入式Linux移植、解码驱动和应用程序编写。嵌入式Linux移植到由主控芯片Flash控制器控制Flash里，操作系统程序文件分成五个关键部分： bootloader、kernel、ramdisk、usr和boot_param，分别放在Flash内五个模块中。依据不一样模块具体功效采取不一样文件方法：bootloader、kernel、ramdisk和boot param，开发好后不需要动态改变，且容量小，使用节省空间ROMFS只读文件系统，usr模块内容较多并需要进行读写操作，要使用支持动态擦写保留JFFS文件系统。2 系统硬件设计 系统硬件设计关键分三部分：数据源接口设计、控制系统设计和解码系统设计。数据流先要从数据源经数据源接口送至PCI总线，此系统数据源接口为PCI总线上PCIIDE桥芯片和网络控制芯片。这部分采取通用电路，本文不做具体介绍。21 控制系统设计 控制系统调配系统资源、控制系统各个部分和数据流传输。主控芯片采取东芝企业TMPR4925XB-200。它是一款64位MIPS，内部集成了 NAND Flash控制器(FlashC)、32位PCI总线控制器(PCIC)、4通道DMA控制器、4通道SDRAM控制器(SDRAMC)、外部总线控制器 (EBUSC)、外部总线接口(EBUSI)和2个通用串口等，并通诓孔芟叨运欠直鸾锌刂啤涔髦髌?00MHz，处理速度快，功效强，性价比高，能很好满足嵌入式Linux系统需求。 此专题相关图片以下：MIPS经过内部FlashC和 SDRAMC实现对外围Flash和SDRAM控制，其中SDRAM数据地址线要和外部总线控制接口(EBUSI)连接，Flash数据地址线连接到对应FlashC数据地址端口。MIPS经过PCI总线控制器(PCIC)控制其它PCI接口设备，其控制原理图图2所表示。22 MPEG-4解码系统设计 解码系统实现MPEG-4硬解码，将PCI总线传来视频码流转换成电视信号输出。此部分关键是解码芯片选择及相关电路设计。解码芯片采取Vweb企业 VW AVS编解码芯片，它能够实现MPEG1、MPEG-2、MPEG-4和H263视频编解码，能够编恒速码流或变速码流，码流速率为22 5kbps15Mbps，编解码能同时进行，可实现Codec、转码功效，还能够进行MP3、AAC、AC-3和G7xx等多个格式音频编解码。 VW有PCI、GPIO、I2S和CDI等多个数据接口，解码输入端口有两个：HostPCI port和CDI(CompressData Input)port CDI port还分串行和八位并行两种输入方法。解码原理图图3所表示。 此专题相关图片以下：MPEG -4视频数据流送至VW后，由它内部PCI接口(HostPCI Interface)传送到芯片内部解复用模块(Demux)；解复用输出单节目视频流再经过内部解码总线和解码存放接口单元(DMIU)存放在解码缓冲区SDRAM中(SDRAM经DMIU连接到内部解码总线上)；再由片内精简指令集计算单元(RISC)、数字信号处理器(DSP)和VLD、 IQIDCT、MCU、dCPU等专用微处理单元经过内部总线解码；解码后视频、音频数据分别由视频输出单元(VOU)、音频输出单元(AOU)输出，视频单元输出8位数字Y、C-R、C-B三者比为422ITU-RBT656格式数据。音频输出单元经过I2S总线输出数字音频信号，二者经过各自数模转换器(DAC)输出模拟电视信号。 音频数模转换芯片选择Philips企业UDAl342TS音频编解码芯片，将I2S总线输出解码后数字音频信号转换成左右声道音频模拟信号输出。视频数模转换芯片选择Philips企业SAA7129AH数字视频编码器，解码前要经过VWI2C控制函数配置其寄存器。SAA7129AH 将VW解码输出单元输出8位数字Y、C-B、C-R视频数据变成PAL(NTSC)制式混合电视广播信号(CVBS)、适用S端子Y、C信号或R、G.、B三原色信号输出以适应不一样场所需要。3 系统软件设计 本系统软件设计关键分为嵌入式Linux操作系统内核移植、VW、PCI桥芯片及网口等系统驱动程序编写和解码应用程序编写，其体系结构及和硬件关系图4所表示。 嵌入式Linux操作系统是用户控制系统硬件平台，系统驱动程序采取模块化形式，向上为用户层解码应用程序提供API函数，向下经过系统硬件API函数控制系统硬件。VW驱动模块采取实时加载方法，其它如网口、I2C和PCIIDE接口等驱动通用性强，直接编译入内核。解码应用程序则实现系统 MPEG-4数据流传输和解码。 此专题相关图片以下：Linux下驱动开发技术已经发展成熟，嵌入式Linux内核定制和移植也很普遍，本文不作具体叙述，关键介绍解码应用程序。 以IDE 硬盘文件解码为例，解码程序关键由两部分组成：主程序和解码线程程序。解码线程程序关键控制MPEG-4数据流传输，先从数据源(IDE接口硬盘)获取 MPEG-4数据流文件，再以块方法将数据传送至W进行数据流解码，然后在检测外部中止信号同时不停地把文件中数据以块方法写入 VW，直到文件终止或外部信号中止解码过程。解码过程相对独立。为便于其后台用使用线程方法实现，线程等级要设为最高5。主程序关键进行系统初始化工作，内容包含读取解码参数，配置SAA7129寄存器，开启并检验MIPS，开启VW并加载配置文件等。 假如数据源是从以太网端口输入，修改对应配置选项，把对硬盘文件操作换成对IP数据包操作，把数据包解成MPEG-4数据流文件，再写入VW。 VW提供了十分齐全API函数供使用，包含I2C配置、输入输出控制、解复用和解码控制等，在VW驱动模块加载后能够在C语言里直接调用，极大方便了软件程序编写。主程序步骤图图5所表示。 本文介绍了一个嵌入式MPEG-4视频流解码系统，该系统采取硬解码方法实现IDE接口设备或网络端口输入MPEG-4码流(ES、PS和TS)转换成 PALNTSC制式电视信号输出。系统采取64位MIPS芯片TM-PR4925XB-200作为主控制器，以VW作为MPEG-4解码芯片；采取嵌入式Linux作为操作系统和模块化VW驱动程序，解码应用程序简单实用，可扩展性强。试验证实此系统可稳定地对比特率 1Mbps16MbpsMPEG-4码流进行解码，在码流比特率为2Mbps时，图像质量仍和一般DVD效果相同。可广泛用于IP电视、卫星电视、基于MPEG-4标准数字电视广播系统中，应用前景十分宽广。