智能水表设计.doc

天 津 大 学 网 络 教 育 学 院本科毕业设计（论文）题目：IC卡智能水表设计完毕期限：2023年1月5日 至 2023年5月15日学习中心：奥鹏专业名称：电气工程及其自动化 学生姓名：学生学号：指导教师：李克骄摘 要本文重要以智能IC卡水表系统为研究对象，研究了基于单片机的智能水表的设计。一方面提出射频IC智能水表系统的设计方案； 另一方面对系统硬件电路结构进行了设计； 再次介绍了系统软件设计原则以及控制流程。该智能水表以低功耗、低电压、高性能的8 位单片机AT89C51为核心，以防干扰性能极高的双干簧管为流量传感器，此外本设计尚有可显示状态字的LED 显示屏以及报警模块，剩余水量到报警值或为零时，门阀驱动电路运作，自动关阀中断供水。采用射频读写芯片，当IC 卡贴近感应区时，通过读卡芯片读入所购水量并和水表内剩余水量累加，并写入射频卡水表内存储器。本设计可以改善传统水表功能单一的缺陷，测量精度更高，功能更强，可靠性更好。关键词：智能水表； 射频IC卡； AT89C51； 目 录第一章绪论1第二章系统分析及设计方案22.1系统设计技术指标22.2系统重要硬件2第三章 硬件设计33.1AT89C51单片机的介绍33.1.1中断系统83.2流量传感器93.3阀门驱动电路103.4读写模块113.5通信模块133.6电路显示153.7报警电路153.8电源电路16第四章 软件设计174.1设计思绪174.2主流程图184.3 protues仿真19参考文献21附 录22致 谢28第一章 绪论水资源短缺现象日益严重,加强用水科学管理是当前首要任务。长期以来，我国城乡居民都是先用水后交费，采用人工抄表、按户收费的方式。传统水表重要结构由硬件构成，以相对固定形式拟定下来，所实现的功能较单一。因此研制一种低功耗、计量精确方便的智能水表显得极为重要。随着科学技术的发展，智能IC卡水表渐渐走入了人们的生活。1997年第一个代码预付水表产生了；1998年射频卡水表研究成功；1999年新一代的接触式IC卡水表(采用逻辑加密卡)及CPU卡水表研制成功：2023年TM卡水表产生了；2023年具有防水功能的接触式IC卡水表研制生产。20世纪90年代初期，中国各地对水表计量精度等级达成A级就满足了，而美国普遍规定相称于国际标准的C级。近年来世界性共同倾向对水表的质量规定提高，向工业发达国家靠近，如乌拉圭国家规定速度式C级计量精度等级，澳大利亚规定D级。中国市场上，速度式水表从B级到C级，容积式从C级到D级，纯净水用户指定规定D级水表。我国的传统水表必须进行改善才干适应社会和经济的发展。测量精度高、功能强、可靠性好，智能化，小型化、使用灵活方便成为研究本课题的重要方向。1 2 3本文以智能IC卡水表系统为研究对象,一方面提出射频IC智能水表系统的设计方案； 另一方面对系统硬件电路结构进行了设计； 再次介绍了系统软件设计原则以及控制流程。该智能水表以美国ATMEL 公司生产的一种低功耗、低电压、高性能的8 位单片机AT89C51为核心，以双干簧管为流量传感器，此外本设计尚有可显示状态字的LED 显示屏以及报警模块，剩余水量到报警值或为零时，门阀驱动电路运作，自动关阀中断供水。采用射频读写芯片，当IC 卡贴近感应区时，通过读卡芯片读入所购水量并和水表内剩余水量累加，并写入射频卡水表内存储器。第二章 系统分析及设计方案本文以智能IC卡水表系统为研究对象，研究了基于单片机的智能水表的设计。了解智能IC水表系统的工艺过程，对被控对象进行整体分析，设计整体系统方案；根据智能IC水表系统的特点，完毕系统的硬件设计；在硬件设计基础上，完毕系统软件部分的设计，涉及主程序、初值设定子程序、LED 显示子程序等。2.1系统设计技术指标（1） 实现智能水表精确测量，达成 1 级精度规定的方法。此处涉及到水量计量芯片的选择、CPU 的选择、软件算法的构架、PCB 布局等影响测量精度因素的研究。 （2）实现水表智能化管理的具体方法。涉及到的研究内容有：数据存储的方法、系统通过 RS485 与上位机通信实现方法、系统通过红外与其他设备通讯的实现方法。 （3）实现系统供电电源的方法。此处涉及到交流电源转直流稳压电源的研究。2.2系统重要硬件单片机的最小系统、流量传感器、显示电路、电源模块、报警电路、门阀驱动电路、读写模块等,系统的结构如图2-1所示。第三章 硬件设计单片机的最小系统、流量传感器、显示电路、电源模块、报警电路、门阀驱动电路、读写模块等。3.1AT89C51单片机的介绍AT89C51是一种带4K字节FLASH存储器(FPEROM-Flash Programmable and Erasable Read Only Memory)的低电压、高性能CMOS 8位微解决器，俗称单片机而在众多的51系列单片机中，要算ATMEL公司的AT89C51更实用，也是一种高效微控制器，由于它不仅和8051指令、管脚完全兼容，并且其片内的4K程序存储器是FLASH工艺的，这种工艺的存储器，用户可以用电的方式达成瞬间擦除、改写。而这种单片机对开发设备的规定很低，开发时间也大大缩短。AT89C51提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定期/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定期/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并严禁其它所有部件工作直到下一个硬件复位。AT89C51是一种CMOS八位微解决器，并且在其片种能反复写入/擦除1000次，数据保存时间为十年。它与MCS-51系列单片机在指令系统和引脚上完全兼容，可完全代替MCS-51系列单片机，并且能使系统具有许多MCS-51系列产品没有的功能。AT89C51可构成单片机最小应用系统，缩小系统体积,增长系统的可靠性，减少了系统成本。只要程序长度小于4k,四个I/O口所有提供应用户。可用5V电压编程，并且写入时间仅10毫秒,仅为8751/87C5的擦除时间的百分之一，与8751/87C51的12V电压擦写相比,不易损坏器件,没有两种电源的规定，改写时不拔下芯片，适合许多嵌入式控制领域。AT89C51芯片提供三级程序存储器锁定加密，提供了方便而可靠的硬加密手段,能完全保证程序或系统不被仿制。AT89C51有间歇、掉电两种工作模式。间歇模式是由软件来设立的,当外围器件仍然处在工作状态时,CPU可根据工作情况适时地进入睡眠态,内部RAM和所有特殊的寄存器值将保持不变。这种状态可被任何一个中断所终止或通过硬件复位。掉电模式是VCC电压低于电源下限,振荡器停止振时,CPU停止执行指令。该芯片内RAM和特殊功能寄存器值保持不变,直到掉电模式被终止。只有VCC电压恢复到正常工作范围且在振荡器稳定振荡后，通过硬件复位、掉电模式可终止。AT89C51有40引脚双列直插（DIP）形式。其与80C51引脚结构基本相同，其逻辑引脚图如图3-1。其引脚功能叙述如下：电源和晶振VCC运营和程序校验时加+5VGND接地XTAL1输入到振荡器的反向放大器XTAL2反向放大器的输出，输入到内部时钟发生器。(当使用外部振荡器时，XTAL1接地，XTAL2接受振荡器信号）RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定期目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想严禁ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。此外，该引脚被略微拉高。I/O（4个口，32根）P0口8位、漏极开路的双向I/O口。当使用片外存储器（ROM、RAM）时，作地址和数据分时复用。在程序校验期间，输出指令字节（需加外部上拉电路）。P0口8位漏级开路双向I/O口，每脚可吸取8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0可以用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。P1口8位双向I/O口，P1口缓冲器能接受输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接受。P2口8位双向I/O口，P2口缓冲器可接受，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它运用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接受高八位地址信号和控制信号。P3口8个带内部上拉电阻的双向I/O口，可接受输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。串行口P3.0RXD（串行输入口），输入。P3.1TXD（串行输出口），输出。中断P3.2INT0外部中断0，输入。P3.3INT1外部中断1，输入。定期器/计数器P3.4T0定期器/计数器0的外部输入，输入。P3.5T1定期器/计数器1的外部输入，输入。数据存储器选通P3.6WR低电平有效，输出，片外存储器写选通。P3.7RD低电平有效，输出，片外存储器读选通。控制线(共4根)输入：RST复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。EA/Vpp片外程序存储器访问允许信号，低电平有效。在编程时，其上施加21V的编程电压。输入、输出：ALE/PROG地址锁存允许信号，输出。ALE以1/6的振荡频率稳定速率输出，可用作对外输出的时钟或用于定期。在EPROM编程期间，作输入，输入编程脉冲（PROG）。ALE可以驱动8个LSTTL负载。当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定期目的。输出：PSEN片外程序存储器选通信号，低电平有效。在从片外程序存储器取址期间，在每个机器周期中，当PSEN有效时，程序存储器的内容被送上P0口（数据总线）。PSEN可以驱动8个LSTTL负载。2.1.3AT89C51系列单片机的功能单元1并行I/O接口：单片机芯片内有一项重要功能就是并行I/O口。51系列共有4个8位的并行I/O口，分别记作P0、P1、P2、P3每个口都包含一个锁存器，一个输出驱动器和输入缓冲器。事实上，它们已被归入专用寄存器之列，并且具有字节寻址和位寻址功能。在访问片外扩展存储器时，低八位地址和数据由P0口分时传送，高八位地址由P2口传送。定期器/计数器 定期器/计数器（timer/counter）是单片机中的重要部件，其工作方式灵活、编程简朴，使用它对减轻CPU的承担和简化外围电路都大有好处。C51系列包具有两个16位的可编程定期器/计数器,分别称为定期器/计数器T0和定期器/计数器T1；C51部分产品中，还包具有一个用做看门狗的8位定期器。定期器/计数器的核心是一个加1计数引脚上施加器，基本功能是加1功能。在单片机的定期器T0或T1中，当一个定期器发生由0到1的跳变时，计数器增1，即为计数功能；在单片机内部对机器周期或其分频进行计数，得到定期，这就是定期功能。单片机中，定期功能和计数功能的设定和控制都是通过软件来进行的。定期器/计数器内部结构及其原理：由定期器0、定期器1、定期器方式寄存器TMOD和定期器控制寄存器 TCON组成。定期器的定期时间与系统的振荡频率紧密相关，由于 C51系列单片机的一个机器周期由12个振荡脉冲组成，所以，计数频率fc=fosc/12。当定期器/计数器设立为定期工作方式时，计数器对内部机器周期计数，每过一个机器周期，计数器加1，直至计满溢出。当定期器/计数器设立为计数工作方式时，计数器对来自输入引脚T0（P3.4）和T1（P3.5）的外部信号计数，外部脉冲的下降沿将触发计数。在每个机器周期的S5P2期间采样引脚输入电平，若前一个机器周期采样值为1，后一个机器周期采样值为0，则计数器加1。新的计数值是在检测到输入引脚电平发生1到0的负跳变后，于下一个机器周期的S3P1期间装入计数器中的，可见，检测一个由1到0的负跳变需要两个机器周期，所以最高检测频率为振荡频率的1/24。计数器对外部输入信号的占空比没有特别的限制，但必须保证输入信号的高电平与低电平的连续时间在一个机器周期以上。振荡器XTAL1和 XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。当输入至内部时钟信号时要通过一个二分频触发器，而对外部时钟信号的脉宽无任何规定，但必须保证脉冲的高低电平规定的宽度。芯片擦除整个PEROM阵列和三个锁定位的电擦除可通过对的的控制信号组合，并保持ALE管脚处在低电平10ms来完毕。在芯片擦除操作中，代码阵列全被写“1”且在任何非空存储字节被反复编程以前，该操作必须被执行。AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM、定期器、计数器、串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，严禁所用其他芯片功能，直到下一个硬件复位为止。4 5 63.1.1中断系统中断系统是单片机的重要组成部分。实时控制、故障自动解决、单片机与外围设备间的数据传送往往采用中断系统。中断系统大大提高了系统的效率。C51系统有关中断的寄存器有4个，分别为中断源寄存器TCON和SCON、中断允许控制寄存器IE和中断优先级控制寄存器IP；中断源有5个，分别为外部中断0请求 INT0、外部中断1请求INT1、定期器0溢出中断请求TF0、定期器1溢出中断请求 TF1和串行中断请求R1或T1。5个中断源的排列顺序由中断优先级控制寄存器 IP和顺序查询逻辑电路共同决定，5个中断源分别相应5个固定的中断入口地址。中断的特点是分时操作，实时解决和故障解决。简朴介绍一下本次设计所需的单片机芯片AT89C51的中断系统中要用到的中断类型。外部中断源AT89C51有INT0和INT1两条外部中断请求输入线,用于输入两个外部中断源的中断请求信号,并允许外部中断源以低电平或负边沿两种中断触发方式来输入中断请求信号。AT89C51究竟工作于哪种中断触发方式,可由用户对定期器控制寄存器TCON中 IT0和IT1位状态的设定来选取。AT89C51在每个机器周期的S5P2时对INT0、线上中断请求信号进行一次检测,检测方式和中断触发方式的选取有关。若 AT89C51设定为电平触发方式(IT0=0 或IT1=0),则CPU检测到INT0、INT1上低电平时就可认定其上中断请求有效;若设定为边沿触发方式(IT0=1 或IT1=1),则CPU需要两次检测INT0、INT1线上电平方能拟定其上中断请求是否有效,即前一次检测为高电平和后一次检测为低电平时中断请求才有效。定期器溢出中断源定期器溢出中断由AT89C51内部定期器分的中断源产生,故它们属于内部中断。AT89C51内部有两个16位定期器/计数器, 受内部定期脉冲(主脉冲经12分频后)或T0/T1引脚上输入的外部定期脉冲计数。定期器T0/T1在定期脉冲作用下从全“1”变成全“0”时可以自动向CPU提出溢出中断请求,以表白定期器T0或T1的定期时间已到。串行口中断源串行口中断由AT89C51内部串行口的中断源产生,也是一种内部中断。串行口中断分为串行口发送中断和串行口接受中断两种。在串行口进行发送/接受数据时,每当串行口发送/接受完一组串行数据时串行口电路自动使串行口控制寄存器SCON中的RI或 TI中断标志位置位，并自动向CPU发出串行口中断请求,CPU响应串行口中断后便立即转入串行口中断服务程序执行。因此,只要在串行口中断服务程序中安排一段对SCON 中RI和TI中断标志位状态的判断程序,便可区分串行口发生了接受中断请求还是发送中断请求。中断标志AT89C51在S5P2时检测(或接受)外部(内部)中断源发来的中断请求信号后先使相应中断标志位置位,然后便在下个机器周期检测这些中断标志位状态,以决定是否响应当中断。3.2流量传感器市场上普遍采用的磁敏元件有干簧管和霍尔元件两种。干簧管因其静态时的零功耗性能在电池供电的微功耗智能水表中占有明显的优势，而优质干簧管100 万次以上的工作寿命也完全能满足水表的使用周期。我们在实际生活中经常会碰见这样的情况: 假如自来水管中进入一定量的空气，当打开笼头用水时，水管就会瞬间不断震动，此时磁钢与干簧管的位置刚好处在临界状态，就会不断地将脉冲信号发给CPU，使CPU无法对的计数。然而，双干簧管双脉冲通过由电容和电阻组成的防抖电路输入单片机计数，当两个脉冲输入端依次有脉冲输入的时候才产生一个有效脉冲计数，两个脉冲有互锁功能，P2. 5和P2. 6 作为脉冲输入端。当两个输入端依次有脉冲输入时，定期器T1 产生中断，从而对脉冲信号进行计数，进而实现水流量的计量。单一的一个干簧管即使多次闭合也无效，从而有效地解决了临界点颤动而误发信号的问题。这种设计还可以有效防止人为附加磁铁而导致计数不准，由于当检测到两管同时闭合时，便认为有外磁干扰，停止计数并同时报警，如上图3-2。73.3阀门驱动电路阀门驱动电路原理如图3-3所示，在两输入控制端中，当 P10输入为高电平，P11输入为低电平时，依据相应元器件的特性，三极管 Q6、Q7、Q8将会导通，在电路中发挥放大的作用，三极管Q4、Q5、Q2 处在截止状态，节点电机负端为高电平，电机正端为低电平，电机反转，直到阀门关闭到位；同样的道理，假如 P10低而P11为高电平时，电机将会正向转动，直到阀门启动到位；注意 当阀门到位瞬间，电路会有反向电流，因此 该课题设计时通过并联一定的二极管来防止其对水表也许的危害，例如电磁阀们正向到位时，反向电流通过二极管D1，D2流走。特别需要考虑的是，电机启动电流稍大，由超级电容来提供瞬问的能量需求，而电机在运转时电流消耗较小，但是 当阀门开到位或者关到位时，电机的堵转电流一般会瞬间上升，假如连续时间较长，很容易把电机烧坏，因此阀门到位的检测中断必须及时得到响应和解决，在后续的软件设计时，对于阀门开到位和关位信号脉冲中断解决需要特别注意。83.4读写模块读写模块的硬件设计中关键有两个部分。一是由AT89S52 对MF RC500 进行控制与通信，MF RC500 驱动外围电路对Mifare1卡进行读写操作。二是读写模块的天线部分的设计及其与射频读写芯片的连接。 Philips公司的MF RC500是应用于13.56MHz非接触式通信中高集成读卡IC系列中的一员。该读卡IC系列运用先进的调制和解调概念，完全集成了在13.56MHz下所有类型的被动非接触式通信方式和协议。MFRC500是Philips公司生产的高集成度TYPE A读写器芯片。其重要性能如下：载波频率为13.56MHz；集成了编码调制和解调解码的收发电路；天线驱动电路仅需很少的外围元件,有效距离可达10cm；内部集成有并行接口控制电路,可自动检测外部微控制器(MCU)的接口类型；具有内部地址锁存和IRQ线,可以很方便地与MCU接口；集成有64字节的收发FIFO缓存器；内部寄存器,命令集,加密算法可支持TYPE A标准的各项功能,同时支持MIFARE类卡的有关协议；数字,模拟,发送电路都有各自独立的供电电源。 基于以上特点,用 MF RC500极易设计 TYPE A型卡的读写器,可广泛用于非接触式公共电话,仪器仪表,非接触式手持终端等领域。MF RC500为32脚SO封装,需说明的是:某些引脚(带*号)依据其所用 MCU(微控制器)的接口情况具有不同功能。 下图为AT89C51与MF RC500关键接口连接图3-4。 （P0.0-P0.0）（） NWR NPDP2.7NCS ALEALE图3-4 MF RC500提供TXI和TX2两个发送端, 采用中心抽头设计方法,以此提高抗干扰能力。系统的工作频率由一个石英振荡器产生,它同时也产生高次谐波,因此在发送端需要使用低通滤波器： 低通滤波器由L0和CO构成。天线接受到的信号通过天线匹配电路送到RX脚，使用内部产生的电势作为RX管脚的输入,还需在RX和VMID引脚之间连接一个分压器。为了减少干扰, VMID引脚接一个电容到地。MF RC500集成了一个正交调制电路，该电路从输入到RX脚的13.56MHzASK调制信号中解析出ISO14443-A副载波信号。发送器管脚TX1和TX2上传递的信号是由包络信号调制的13.56MHz能量载波，需要很少的用于匹配和滤波就可以直接驱动天线。MF RC500与天线的连接电路如图3-5所示。93.5通信模块本设计采用RS-485来实现AT89C51与上位机之间的通信，通过收发器SN75176芯片来完毕TTL/RS-485的电平转换。收发器SN75176集成了一差分驱动器和一差分接受器，其功能表如下表。 驱动器 输 入 D使 能 DE 输 出 A B H H H H L H L L L 三态 三态 接受器 差分输入使能输出R 0.2V L H -0.2V+0.2V L -0.2V L L H 三态表3-1 功能表最初是数据模拟信号输出简朴过程量，后来仪表接口是RS232接口，这种接口可以实现点对点的通信方式，但这种方式不能实现联网功能。随后出现的RS485解决了这个问题。下面我们就简朴介绍一下RS-485。 RS-485采用差分信号负逻辑，+2V+6V表达“0”，- 6V- 2V表达“1”。RS485有两线制和四线制两种接线，四线制是全双工通讯方式，两线制是半双工通讯方式。在RS485通信网络中一般采用的是主从通信方式，即一个主机带多个从机。很多情况下，连接RS-485通信链路时只是简朴地用一对双绞线将各个接口的“A”、“B”端连接起来。而忽略了信号地的连接，这种连接方法在许多场合是能正常工作的，但却埋下了很大的隐患，这有二个因素：(1)共模干扰问题： RS-485接口采用差分方式传输信号方式，并不需要相对于某个参照点来检测信号，系统只需检测两线之间的电位差就可以了。但人们往往忽视了收发器有一定的共模电压范围，RS-485收发器共模电压范围为-7+12V，只有满足上述条件，整个网络才干正常工作。当网络线路中共模电压超过此范围时就会影响通信的稳定可靠，甚至损坏接口。(2)EMI问题：发送驱动器输出信号中的共模部分需要一个返回通路，如没有一个低阻的返回通道（信号地），就会以辐射的形式返回源端，整个总线就会像一个巨大的天线向外辐射电磁波。9下图3-6为通信模块电路图。3.6电路显示系统设立3 位8 段LED 数码管, 驱动数码管采用芯片MAX7219,该芯片是美国MAXIM 公司出品的新型紧凑型、可编程共阴极LED 数码管的驱动芯片,它集BCD 译码器、多路扫描器、段驱动和位驱动电路于一体, 内含88 位双口静态SRAM ,可保存8 位LED 数据。MAX7219 芯片的外围接口电路简朴,使用方便, 仅需三根I/O 口线便可驱动多块LED 进行动态显示。AT89C51 的引脚P3.5、P3.6、P3.7 分别与MAX7219 的DIN 数据输入管脚、LOAD 锁定输入管脚、CLK 时钟输入管脚相连。3.7报警电路本设计采用扬声器报警电路,它由晶体管和扬声器组成。由单片机的P1.6 口输出信号控制晶体管的导通或截止,晶体管导通,则扬声器报警。当温度低于或超过设定值时,将由单片机发出控制信号,产生报警。3.8电源电路电源模块由220V 交流电源经电磁干扰滤波器、电源变压器、整流滤波器和三端集成稳压器7805, 提供5V 电压给系统。电磁干扰滤波器能有效滤除从交流电网引入的噪声干扰,以改善电磁兼容性。 第四章 软件设计软件设计采用模块化的设计流程, 软件设计重要有: 主程序、初始化模块、射频卡解决模块、LED显示模块和阀门控制模块等。 4.1设计思绪主程序：水表系统在上电以后一方面初始化各个模块相应端口的电平参数，初始化涉及对内部存储器单元清零、特殊功能寄存器置初值、LED显示的设立等。主程序采用定期中断的模式，通过扫描各中断标志位的有效情况，判断是否需要做出相应解决，若有中断需要执行，则解决当前操作。扫描完一个周期以后，假如没有中断请求，整个系统进入低功耗工作状态，电源模块只需要向必要的用电模块供电，其他部件均停止供电，系统进入休眠状态并等待下一个中断的到来，如此反复循环。子程序：子程序涉及初始化子程序、射频卡解决子程序、通信子程序、LED显示子程序、阀门控制子程序、报警子程序、电源子程序。104.2主流程图入低功耗休眠状态LED显示子程序开阀图4-1是否符合开阀条件检测有无射频卡YNNY射频卡解决子系统报警关阀系统初始化开始4.3 protues仿真Protues软件是英国Labcenter electronics公司出版的EDAprotues工具软件。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。它是目前最佳的仿真单片机及外围器件的工具。虽然目前国内推广刚起步，但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。Proteus是世界上著名的EDA工具(仿真软件)，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。迄今为止是世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其解决器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，并连续增长其他系列解决器模型。在编译方面，它也支持IAR、Keil和MATLAB等多种编译。11 12参考文献1 张亚雄. 智能IC卡水表发展前景及相关问题分析J.中国计量，2023,3(8)：75；2 王宗辉 . 智能水表技术及发展趋势J. 仪表技术. 2023,6（8）:45;3 葛曼倩.IC 卡电能表应用现状及其发展趋势J. 消费导刊，2023.6（2）：12；4 何将三，陈国栋基于MF RC500的射频辨认读写器没计J单片机与嵌入式系统应用，2023,l1:43-58;5 康东等.射频辨认（RFID）核心技术与典型应用开发案例M.北京:人民邮电出版社,2023;6 范博.射频电路原理与实用电路设计M.北京:机械工业出版社,2023;7 王祁.智能仪器设计基础M.机械工业出版社，2023；8 凌志浩.智能仪表原理与设计技术（第二版）M.华东理工大学出版社， 2023；9 江静，张雪松.基于AT89S52 控制的非接触式智能水表的设计J.华北科技学 学报,2023,9:78-92;10 姚灵.水表产品样机研制技术的探索J.机械设计与研究,2023,25（1）:114-117；11 Jun Ying Li.Control System Design of Intelligent Water MeterJ.Advanced Materials Research ，2023，490-495：1296-1300；12 Yu Tian. Design of Remote Intelligent Meter Reading SystemJ.2023,971 - 973:1183-1186;附 录中文翻译 变分数阶模糊PID控制器摘要 在本文中，变分数阶模糊PID控制器（vofflc）的一个新的整订方法提出了一类分数阶和整数阶控制植物。模糊逻辑控制（FLC）可以很容易地解决控制系统的参数的变化，但分数阶参数无法通过这种方式改变，它限制了FLC的有效性。因此，本文试图使作为分数阶PID控制器输出的所有五个参数随系统结构的改造而变化，并且针对分数阶和对控制系统的影响进行了研究。不同植物的四个仿真结果验证了该控制策略的有效性。关键词：变阶；模糊控制；分数微积分；PID控制器指令 分数阶控制系统建立在分数阶微积分是传统整数阶微积分的延伸的理论上。分数阶微积分，其整合与分化的订单可以任意而不仅仅是整数，开创了微积分描述能力增强的新领域。作为新的数学工具，分数阶微积分有许多优点提供应科学和工程。更重要的是，分数阶微积分意味着真正的动态世界的任意阶性质。在过去的几十年里，分数阶控制器的应用理论已经越来越多的被作为研究重点，特别是在科学和工程领域。分数阶微积分给复杂比例的系统程序和事件提供了更完善的数学模型，对物理学，生物学，控制理论等有很大的奉献。分数阶微积分的发展为各学科的发展提供了新的理论基础。在初期时候，分数阶微积分由于其固有的复杂性有也许不被广泛的使用在系统工程，但近年来，这种情况因许多新的分数阶数学工具的出现已经得到改善，从那以后，系统的动态行为可以更恰当的表达。分数阶微积分在许多不同的领域的的应用已经吸引了各个领域的研究人员越来越重视它，如信号解决，机械，生物学，特别是控制器的设计。为有效地提高系统的鲁棒性和动态特性，分数阶控制器例如最优分数阶控制器，分数P我D控制器，分数铅滞后补偿器，和分数阶自适应控制器等等，都被调谐并且已经应用于各种控制系统，涉及分数阶和整数阶对象。稳定性，鲁棒性和动态特性一直是控制系统最重要的性能指标，并且由于分数阶系统固有的复杂性，上述性能指标的改往往更加必要。在本文中，这种新的变分数阶控制器与模糊逻辑控制器相结合的调谐，不仅提高了系统的稳定性和分数阶系统的鲁棒性，同时也解决了不拟定性和解决了外部干扰。 本文提出了一种变分数阶模糊逻辑控制器，它有两个输入（E，EC）和五个输出，并分别优化调整解决了系列的分数阶与整数阶模型。通过仿真展示新的控制器的优势和区别特性，来对变分数阶模糊逻辑控制器（vofflc），最优控制器（FOPID）和最优PID控制器（海外私人投资公司）作比较。分数阶的定义和预备知识2.1分数阶微积分 分数阶系统，甚至非整数阶系统，可以看作是整数阶系统的延伸。现在，分数阶微积分是现代科学的一个重要的角色。已有许多的分数阶导数的定义，其中黎曼Liouville定义是最著名的一个。分数阶算子也是一代基本非整数阶算子的微分与积分 ， 其定义a和 t是 操作员的上限和下限，aR 是微分与积分的顺序。2.2分数阶算子的逼近 最近几年，几种分数阶微分近似方法已经出现，其中Oustaloup滤波器逼近是应用最为广泛的一种分数阶微积分。广义的Oustaloup滤波器，a该控制器操作的预期的频率范围不考虑高频或低频的情况，可以假定为（），这样,可以近似为其中然后，传递函数可以被给予的极点，零点和增益根据如下进行评估，2.3分数阶PID控制器 Podlubny提出了分数阶PID控制器，一直是控制领域最炙手可热的研究课题之一，它也可以通过表达。由于外部分数调整参数，的增长，控制器参数整定的控制规模变得更广泛和控制器也更灵活，系统的性能也同时提高。控制系统的分数阶微分方程在时间域中的的定义是，对控制系统的影响随着额外分数阶参数，的增长，现有系统的控制性能会以某种方式改变，特别是对分数阶系统。 我们对下面控制设备的，参数的影响进行了进一步研究，4. 结论本文在模糊逻辑控制器和分数阶控制器的基础上提出了一种变阶分数阶模糊PID控制器。控制器的所有五个控制器参数可以改变调整系统的结构和传输信道的其他控制问题。分数阶和对控制系统的影响对vofflc的模糊规则进行了研究，由于之前在传统的FLC只有MathML源视图的模糊规则。结果表白，vofflc相比FOPID和OPID控制器可以在更短上升时间的更好地实现了系统性能。未来的工作将涉及更努力提高vofflc的