4、《数字电子技术》黄瑞祥-第四章习题答案.doc教学文稿.doc

4、《数字电子技术》黄瑞祥 第四章习题答案.doc

精品资料
习题四答案
4.1画出图P4.1由或非门组成的基本RS触发器输出端、的电压波形，输入端S、R的电压波形如图中所示。

图 P4.1
解答：已知或非门构成的RS触发器的特征方程如下：

根据输入端S、R的波形图，得出输出端、的电压波形见图A4.1。

4.2 在图P4.2电路中，若CP、S、R电压波形如图中所示，试画出、端与之对应的电压波形。假定触发器的初始状态为。

图 P4.2
解答： 见图A4.2

图A4.2
4.3一种特殊的RS触发器如图P4.3所示。
1） 试列出状态转换真值表；
2） 写出次态方程；
3） R与S是否需要约束条件？

图 P4.3
解答：1）
① CP=0时，SS=1,RR=1,期间，状态保持。
② CP=1时，
即在CP=1的情况下：若R=0，S=0。则RR=1，SS=1，有，状态保持。
若R=0，S=1。则RR=1，SS=0，有。
若R=1，S=0。则RR=0，SS=1，有。
若R=1，S=1。则RR=0，SS=1，有。
电路的状态转换真值表如下表所示：

2） 求次态方程：由上述状态转换真值表，不难得出次态方程：

3）R与S无需约束条件。
4.4 已知主从结构JK触发器J、K和CP的电压波形如图P4.4所示，试画出Q、端对应的电压波形。设触发器的初始状态为。

图 P4.4
解答：见图A4.4

图A4.4
4.5如图P4.5示是主从JK触发器CP和J、K的电压彼形，试画出主触发器端和从触发器端的工作波形。设初始态为0。

图P4.5
解答：见图A4.5

图A4.5
4.6如图P4.6示电路，设该TTL触发器的初态为0，试画出在CP作用下的端波形图。

图P4.6
解答：根据图示可知该触发器的，。由时钟下降沿触发。
因此
在CP作用下的端波形图如图A4.6所示：

图A4.6
4.7 已知主从JK触发器CP、J、K和，的波形如图P4.7所示，画出输出端的波形，设触发器初始状态为1。
图P4.7
解答：该触发器在CP下降沿处触发，因而状态的改变都对应着CP下降沿处。另外，如果CP=1期间J、K有变化，应注意一次变化问题。
，为异步复位、置位端，不受CP的限制。当=0时，；=0时，。
根据所给的CP、J、K和，的波形，所画端波形如图A4.7所示。

图A4.7
4.8根据图P4.8所示电路，试画出在连续4个时钟脉冲CP的作用下，各TTL触发器端的输出波形图。设各触发器初始态均为0。

图P4.8
解答：(a)为时钟下降沿触发的D触发器，
(b)为时钟上升沿触发的D触发器，
(c) 为时钟下降沿触发的D触发器，
(d) 为时钟上升沿触发的JK触发器，
(e) 为时钟上升沿触发的JK触发器，
(f) 为时钟下降沿触发的JK触发器，
各TTL触发器端的输出波形图如图A4.8所示。

图A4.8
4.9 试画出图P4.9电路输出端Y、Z的电压波形。输入信号A和CP的电压波形如图中所示。设触发器的初始状态均为。

图P4.9
解答：见图 A4.9

图 A4.9
4.10 试画出时钟RS触发器转换成D、T、及JK触发器的逻辑电路图。
解答：已知时钟RS触发器的特征方程为：
1) 时钟RS触发器转换成D触发器：已知D触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（a）所示。
2) 时钟RS触发器转换成T触发器: 已知T触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（b）所示。
3) 时钟RS触发器转换成触发器：已知触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（c）所示。
4) 时钟RS触发器转换成JK触发器：已知JK触发器的特征方程为，把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（d）所示。

4.11 图P4.11（a）所示各电路中， FF1～FF2均为边沿触发器:
1）写出各个触发器次态输出的函数表达式；
2）CP及A、B的波形见图P4.11（b），试对应画出各电路端的波形图。设各触发器初始态均为0。

图 P4.11
解答：1）对于FF1,由图可知，，因此该触发器的次态输出函数表达式为： （CP上升沿时有效）
对于FF2,由图可知，，因此该触发器的次态输出函数表达式为： （CP下降沿时有效）
2）根据所给的CP及A、B波形图，可以画出各电路端的波形图如图A4.11所示。

图A4.11
4.12 时钟下降沿触发的T触发器中，CP和T的信号波形如图P4.12所示，试画出端的输出波形（初态为0）。

图 P4.12
解答：T触发器的特征方程为： （CP下降沿有效）
端的输出波形如图A4.12所示。

图A4.12
4.13 双相时钟电路如图P4.13（a）所示，在D触发器的时钟输入端加上CP信号时，在两个与门的输出端A、B有相位错开的时钟信号。已知CP信号如图（b）所示，试画出A、B端的输出波形。（设触发器初态为0）

图 P4.13
解答：根据电路图可知，而该电路中的触发器是CP上升沿触发的D触发器，其新态方程为：。据已知的CP信号波形，可以画出A、B端的输出波形如图A4.13所示。

图A4.13
4.14什么是触发器的空翻现象？造成空翻的原因是什么？
解答：所谓触发器的“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以
上变化的现象。
引起空翻的原因是在时钟脉冲作用期间，输入信号依然直接控制着触发器状
态的变化。具体的说，就是当时钟CP为1时，如果输入信号R、S发生变化，则触发器状态
会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。

4.15什么是主从JK触发器的“一次变化”问题？造成“一次变化”的原因是什么？如何避
免“一次变化”现象？
解答：主从JK触发器的一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次。
对于主从JK触发器，在CP=1期间输入信号发生过变化后，CP下降沿到达时从触发器
的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CP＝1期间输入信号的变化过程才能确定触发器的次态。主从JK触发器中，在时，如果有J=1的干扰，会使；同理，在时，如有K=1的干扰，会使。这种现象称为一次翻转（一次变化）现象。
为使主从 JK 触发器按其特性表正常工作， 在 CP = 1期间，必须使JK 端的状态保持
不变。否则，由干扰信号引起的一次翻转，会在CP下降沿到来时被送入从触发器，从而造成触发器工作的错误。

4.16已知如图P4.16所示的逻辑电路，试分析其是否具有两个稳定状态？并用真值表来说明电路的逻辑功能。

图P4.16
解答：由图P4.16所示的逻辑电路，得：
1）且时，,
2) 且时，,
3) 且时，假定，则，反馈到与非门输入端，使保持1不变；假定原来，则，反馈到与非门输入端，使保持0不变。
4) 且时，,
电路的状态转换真值表如下表所示：

由该状态转换真值表可知：，即
如果端的初始状态为0，而为1，在=1和=0的情况下，这种状态不会改变；同理，如果端的初始状态为1，不管和端输入何种信号，则一定为0。这是一个稳定状态。这又是一个稳定状态。可见，电路有两个稳定状态。
应该指出的是，本电路是一个病态电路，一旦变为1状态， 再无法返回到0状态。

4.17图P4.17一个环形计数器。如果电路的初始状态为，试画出在一系列CP作用下、、、的波形。

图 P4.17
解答：从电路图可知， （CP上升沿时成立）
如果电路的初始状态为，可以画出在一系列CP作用下、、、的波形如图A4.17所示。

图A4.17

4.18图P4.18一个扭环计数器，如果电路的初始状态为，试画出在一系列CP作用下的、、、波形（CP数目多于8）。

图P4.18
解答：从电路图可知， （CP上升沿时成立）
如果电路的初始状态为，可以画出在一系列CP作用下、、、的波形如图A4.18所示。

图A4.18

4.19据如图P4.19示的电路，试画出在8个CP作用下、、的波形，假设电路的初始状态为。

图P4.19
解答：根据电路图可知，
所以三个由时钟下降沿触发的JK触发器新态表达式为：

假设电路的初始状态为，可画出在8个CP作用下、、的波形如图A4.19所示。

图A4.19

4.20试画出图P4.20在一系列CP信号作用下、、的输出电压波形。触发器均为边沿触发结构，初始状态均为。

图 P4.20
解答：根据电路图可知，
所以三个由时钟下降沿触发的JK触发器新态表达式为：

假设触发器的初始状态均为0，可画出在一系列CP作用下、、的输出电压波形如图A4.20所示。

图A4.20
仅供学习与交流，如有侵权请联系网站删除 谢谢18