CPLD通用板级测试验证系统设计与实现.pdf

中国科技期刊数据库 工业 A 收稿日期：2023 年 12 月 23 日 作者简介：陆爱春（1973），女，上海人，副处长，高级工程师，主要研究方向为国产化验证、科技管理。-38-CPLD 通用板级测试验证系统设计与实现 陆爱春1 王炎鑫1 钱子健2 梁 蕾1 杨成山1 1.上海无线电设备研究所，上海 201109 2.上海航天电子技术研究所，上海 201109 摘要：摘要：本文从资源统筹、集约验证角度出发，根据 CPLD 的主流使用需求制定通用板级验证项目，提出一种通用板级测试验证系统的设计方法，从系统架构、硬件平台设计、软件平台设计等方面进行了研究，实现被测 CPLD主要功能性能测试、测试结果自动判定、测试数据自动记录等功能，为国产 CPLD 的工程应用提供技术支持，也为其他类别国产元器件的板级测试验证工作提供设计参考。关键词：关键词：CPLD；通用板级；验证系统 中图分类号：中图分类号：TP274 复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）是航空航天装备关键元器件，是航空航天装备数字系统不可或缺的重要组成部分。CPLD 技术具备功能强大、制造成本低、开发周期短等特点1，近年来，随着国产 CPLD 的装备应用需求越来越多，在其应用于装备之前模拟装备使用环境，对 CPLD开展一定的板级环境适应性验证工作，可为国产 CPLD的使用积累基础数据，提升国产 CPLD 的应用可靠性。对 CPLD 的测试验证涉及电路板、陪试器件、结构件、试验设备等硬件资源投入及原理图设计、PCB 设计、测试软件设计、测试程序设计等人力资源投入，基于资源统筹、集约验证的思路，提出一种适用于多种 CPLD板级环境适应性验证的通用板级测试验证系统的设计，从系统架构、硬件平台设计、软件平台设计等方面进行了研究与设计，可同时或分批次对多种 CPLD 进行验证，并具备测试结果自动判定、测试数据自动记录等功能，能够有效提高测试效率，保障测试质量。1 通用板级测试系统架构 1.1 通用板级验证项目 对于CPLD器件，逻辑运算功能是最基本的器件功能，通过设计算法模型对其进行测试可以反映器件最基本的功能性能。CPLD 器件型号不同，其功能性能也稍有差异，如时钟频率差异、IO 数量差异、存储容量差异等。对于CPLD 器件，其基本功能都包括通信功能、存储器读取功能、逻辑运算功能、IO 输入/输出频率功能、最大全局时钟功能、上电时序管理功能、调试接口功能、IO 电平兼容性功能、以及长期工作稳定性等技术指标。此外，在不同的环境条件下保持功能性能指标的稳定性也是其最基本的性能要求，也是用户选型时重点考虑的指标。CPLD 器件应用于板级时，应具有一定的电源容差抗干扰能力，在输入电压发生变化时，在器件适应范围内，通信功能、存储器读取功能、逻辑运算功能等基本功能应能够保持稳定。在不同 IO 电平和时钟频率下的器件性能指标能够反映出 CPLD 的电特性，因而有必要测试 CPLD 在板级环境下的电气适应性能力。根据不同型号 CPLD 的主流使用需求，制定 CPLD 板级测试验证项目包络，如表 1 所示。表 1 CPLD 通用板级测试验证项目 序号 板级测试项目 备注 1 通信功能测试 测试 CPLD 器件的数据通行能力以及通信协议管理能力 2 存储器读取功能测试 测试 CPLD 器件对内部存储单元和外部存储单元的读取能力 3 逻辑运算功能测试 测试器件针对复杂算法的逻辑运算能力 4 高资源占比功能测试 测试 CPLD 在高资源条件下的功能稳定性 5 IO 最大输入/输出时钟频率测试 测试器件 IO 管脚的最大时钟频率允许能力 6 最大全局时钟频率测试 测试器件在最大全局时钟条件下的功能稳定性 7 上电时序特性测试 测试其上电时序管理能力 8 调试接口功能测试 对 CPLD 进行在线调试 9 IO 电平兼容性测试 对 IO 管脚进行不同电平标准下的功能测试 10 电源容差能力测试 工作电压拉偏测试 11 长期工作稳定性测试 连续 48 小时工作能力测试 中国科技期刊数据库 工业 A-39-CPLD 器件应用于航空航天装备，需能够适应高纬度严寒、长期高温潮湿、大温度梯度变化、加速度、冲击等特殊严酷环境2，因此开发的通用板级测试验证系统，应能够模拟装备应用环境，在一定条件的力学、热学环境下开展板级测试。1.2 验证系统架构 通用验证系统需能够完成通用板级验证项目，即开展通信功能、存储器读取功能、逻辑运算功能、IO输入/输出频率功能、最大全局时钟功能、上电时序管理功能、调试接口功能、IO 电平兼容性功能等功能性能的验证，且能适应多型装备力学、热学环境条件。因器件类型多样、封装各异、厂家应用电路不同、功能性能存在差异、测试项目繁多、应用环境复杂等问题，平台设计需满足兼容性、综合性、实用性等实际要求3。其设计难点在于：兼容各型 CPLD 器件不同电平标准，并可进行一定范围的电压拉偏。兼容各型 CPLD 器件不同时钟频率指标，并可进行最大时钟频率下的压力测试。板卡陪试芯片均需达到军温要求且经过较为严苛的力学考核，板卡陪试芯片种类繁多、数量较大，选型困难且采购周期难以保障。测试软件需能够对多型 CPLD 器件测试且可配置、可拓展。测试项目多，数据量庞大，测试软件需能够具备测试结果自动判定、测试数据自动记录等功能。本方案设计的通用板级测试系统由测试机柜、硬件平台、环境试验设备组成。验证系统总体架构如图 1所示。图 1 通用验证平台总体设计方案 测试机柜承载了测试过程中需要用到的夹具和所有仪器仪表，并配备有上位机。上位机及配套的测试管控软件提供验证平台的人机交互界面，通过以太网接口进行数据交互，实现对通用验证平台的控制以及对通用仪表的自动化控制，并收集各仪表采集到的测试数据，完成信号采集功能、参数配置功能、数据存储功能、数据显示功能、数据自动解析功能、通讯等功能。硬件平台负责完成各项目测试功能，并与上位机进行通信。环境试验设备包括高低温箱、力学试验台等，为通用验证平台提供所需的试验环境。硬件平台通过采用子母板设计，将主要系统功能由母板来实现，子板安装被测 CPLD 器件及所需外围电路，环境试验时仅将子板放入试验设备，节约了大量陪试芯片，解决板卡陪试芯片供货及选型困难问题，同时也保障验证平台的通用性及可扩展性。2 硬件平台设计 2.1 硬件平台方案设计 通用验证硬件平台需与上位机进行通讯，并实现对被测 CPLD 器件开展通信功能、存储器读取功能、逻辑运算功能、IO 输入/输出频率功能、最大全局时钟功能、上电时序管理功能、调试接口功能、IO 电平兼容性功能等功能性能的测试，因此平台硬件应具备通信能力、控制及处理能力。同时，还需具备电压、电流检测能力，以实现对器件功耗的监测。此外，为实现电源容差能力的验证，硬件平台还需包含可调电源、监测点等。本设计硬件平台整体框架如图2所示，信号控制、数据处理、信号监控监测、通讯等功能由母板实现，子板安装被测 CPLD 器件及所需控制和监测电路。母板负责对测试子板进行控制，通过与子板的接口进行通讯，控制子板完成各项测试任务，同时接收上位机的命令将测试结果和测试数据等上传到上位机进行存储、分析、显示等处理。图 2 硬件平台设计框图 子母板板间信号多且部分为高速信号，板间接插件需能适应严苛力热环境且信号传输质量要有保障。板件接插件设计较为关键。本方案设计两种类型接插件用于子母板板间通讯，中国科技期刊数据库 工业 A-40-一种为管脚数量庞大的高速率接插件 FMC 系列，子母板可直接对插，用于常温及热学环境全项目测试；一种为管脚数量少但抗振性能优异的接插件 J30J 系列，专用于力学环境关键项目测试，开展力学环境试验时，子母板通过 J30J 柔性电缆相连接，测试时只需将子板放入环境试验设备。2.2 测试母板设计 通用母板主要实现对不同型号CPLD器不同测试项目的自动化切换、电压远程可设置、模拟信号的采集、信号电平转换、数据传输、异常保护及报警等功能4，设计通用母板主要由控制及处理模块、通讯模块、电源模块、信号采集模块、电平转换模块组成，如图 3。控制及处理模块选用 ZYNQ 系列 FPGA 器件XC7Z020-CLG484 作为核心处理器，并包含 FPGA 正常运行的外围电路，负责对各输入激励的管控以及输入信号的处理，可用于实现对子板 CPLD 器件进行测试及参数配置、对子板可调电压进行远程控制、接收子板数据等。ZYNQ7000 芯片可分成处理器系统（PS）部分和可编程逻辑（PL）部分5，PL 端的 IO 口全部引出到板边的 FMC 连接器上，用于用户扩展，同时选取部分复用的 IO 口引出到 J30J 连接器上。PS 端外围包含配置 FLASH、以太网、SD、DDR3 等，以满足 XC7020 运行要求及提供外部控制接口。通讯模块包含 PC 通讯接口电路（以太网芯片及以太网接口、RS422 芯片及 RS422 接口）、子板接口（FMC接口、J30J 接口）电路。其中，PC 通讯接口实现与上位机进行以太网、RS422 等方式通信；子板接口主要给子板提供被测 CPLD 器件需要的电源、对子板的控制信号、接收子板数据信号及模拟信号等，提供标准 FMC接口及 J30J 接口。电源模块为各模块提供所需电源电压，包括给FPGA 及其外围电路供电的 3.3V、1.8V、1.2V、1.5V、1.0V 电源。为兼容各型存储芯片不同的电平标准，ZYNQ PL 端的 VCCO 采用可调电源供电，同时，配置电平转换 图 3 通用母板设计框图 中国科技期刊数据库 工业 A-41-模块，将部分 FPGA 无法兼容的电平信号转换为相应各型 CPLD 可适应的电平信号，并为 FPGA 的输入输出信号提供驱动。图 4 通用母板供电单元设计框图 信号采集模块选用两片 ADC 芯片 AD7606 用于采集来源于子板上CPLD的电压信号。AD7606分辨率16位，可同时以 200KSPS 采样 8 通道，每通道输入电压范围为-10V +10V。监测点设计为将子母板接口信号中较为重要的模拟信号如器件电压、数字信号如 SPI 接口信号、IIC接口信号等引出，与传统仪器（DMM、示波器，逻辑分析仪等）连接，便于测试过程中观测实际时序波形或者测量电压等。2.3 测试子板设计 验证子板用于安装被测 CPLD 器件，并为被测 CPLD器件配置独立电源，以减少器件耦合造成的测试干扰。子板设计关键点如下：兼容不同型号器件，集约验证：子板按照被测 CPLD器芯片型号进行分类设计，如 SM1270 子板、HWD570子板、HWD14144 子板等，对器件和接口设计进行统筹，节约接口信号及验证资源。电压拉偏电路设计：母板为子板提供统一电源供电，子板根据被测芯片供电要求进行 DC-DC 变换，考虑到器件的电源拉偏试验，供电电源需可调节。本设 图 5 通用母板 ADC 采集单元设计 中国科技期刊数据库 工业 A-42-计选用数字电位器 AD5292 作为电源芯片的反馈电阻。由母板远程控制数字电位器电阻值，改变反馈电阻阻值，从而调节电源输出电压。全局时钟电路设计：以 SM1270 为例，SM1270 有 4个全局时钟，其中 GCLK0 输入固定频率 50MHz，用于CPLD 工作的基本频率。GCLK1 连接 GCLK3 在子板上连接 SMA 接口，并通过同轴线连接至外部。外部可用信号发生器，注入规格书要求的最大时钟频率。可靠性设计：测试子板所用器件优先选用成熟、稳定、可靠的元器件，且元器件可满足高温、低温、振动等各种环境试验性能指标要求。核心器件周围尽可能多做支撑结构件，以保证电路板在振动试验过程中不变形、不移位。3 软件平台设计 3.1 软件功能设计 本系统中软件平台设计为通用型的测试管理平台软件，通过加载不同 CPLD 的测试软件工具包实现柔性化、可配置、可拓展的测试管理功能。CPLD 的测试流程按照 6 进行设计，即：测试配置、硬件资源初始化、产品上电、产品测试（由各个功能模块单元组成）、测试结束、关闭硬件资源。单个CPLD器件的功能测试部分通过加载各自的测试软件工具包来实现自动测试。单个软件工具包由若干测试序列文件组成，而测试序列包括多个测试步骤，每个测试步骤完成一种测试要求（如设备初始化、参数配置、测试资源配置、指令下发等），多个测试步骤组合完成一种测试功能。测试序列编辑完成后，存储成序列文件，在需要进行自动测试时，将该测试序列文件加载到测试序列管理软件中，软件将自动执行整 图 6 测试流程顺序编辑示意图 测试序列编辑、执行产品配置、测试参数配置、测试流程配置、测试硬件资源配置。硬件资源初始化电源控制模块数据读写模块频率容差测试压力测试模块AD采集模块调试功能模块硬件上电自检上电时序及电源拉偏测试通信、运算、存储功能测试IO频率、全局时钟频率测试高资源占比、长期工作稳定性测试功耗及IO电平兼容性测试调试接口、软硬件兼容性停止加电测试报告及输出关闭硬件资源中国科技期刊数据库 工业 A-43-个测试过程。3.2 软件界面设计 软件启动界面是测试程序执行管理软件的入口，启动界面设计如图 7 所示。进入启动界面后需先进行参数配置，参数配置界面如图 8，包含试验信息配置栏、试验器件配置栏、试验环境配置栏，可对相应信息进行设置。图 7 启动界面 图 8 参数配置界面 图 9 测试主界面 测试主界面提供测试管理相关的显示控制人机交互接口，采用左树右表的布局，如 9 图所示。软件左侧树型列表提供测试项目查看和管理，中间上方测试步骤区域显示当前测试序列的执行情况，下方测试结果列表区域提供测试数据实测值及测试结果，右侧上方区域为供电数据显示及监测信号波形显示，右侧下方显示测试状态信息。底部工具栏则用于显示测试芯片、测试子板编号、测试人员、试验时间等信息。开展 CPLD 板级测试时，选择待测 CPLD 测试序列文件后，程序会执行自动加载功能，进入相应 CPLD 测试的主界面，用户确认后则启动测试管理引擎，测试序列被加载至引擎执行，并通知设备驱动管理引擎调用相应的仪器驱动程序实现总线通讯、通用仪器测量、激励信号产生等测试，测试过程中可在中间区域观察测试进度及测试结果，测试完成后数据分析模块将分析测试数据并将数据及结果存入数据库。4 测试系统应用 以 CPLD 器件某研制单位的 XXX14144 为试验对象，在低温环境下，对器件执行板级验证自动化测试，如图 10，验证项目为通信功能测试、上电时序特性测试、存储器读取功能测试、运算功能测试、高资源占比功能测试、最大全局时钟频率测试、IO 最大输出频率测试、IO 最大输入频率测试、工作功耗测试、调试接口功能测试、IO 电平兼容性测试、软硬件兼容性测试、长期工作稳定性测试、电源容差能力测试，系统且按此顺序自动执行验证项目测试，并实时给出测试结果。通过测试结果列表栏可看出，测试项合格。图 10 测试结果 5 结论 1）本文介绍了一种 CPLD 通用板级测试验证系统中国科技期刊数据库 工业 A-44-的设计，从系统架构、硬件平台设计、软件平台设计等方面进行了研究与介绍。2）针对某型 CPLD 器件进行了板级测试验证，测试结果表明测试验证系统可行，测试效率较高，可适用于多种 CPLD 的板级环境适应性验证，为国产 CPLD器件的工程应用提供技术支持，也为其他类别国产元器件的板级测试验证工作提供设计参考。参考文献 1周润景,苏良碧.基于 Quartus 的 FPGA/CPLD 数字系统设计实例M.电子工业出版社,2013.2韩俊杰,高晶,赵晓斌等.航空装备基础产品应用验证方法研究J.测控技术,2020,39(06):59-63.3 彭 晓 飞,李 杰,刘 路 扬 等.国 产 航 天 元 器 件 自 主 可 控 应 用 验 证 方 法 研 究 J.计 算 机 测 量 与 控制,2022,30(05):268-273.4朱英玮,孙海钦,李金等.宇航用国产高精度运算放大器应用验证研究J.电子元器件与信息技术,2021,5(03):120-123.5杨东.基于 ZYNQ 的双目图像采集与处理系统的研究D.北京:中国地质大学(北京),2015.