verilog二进制转十进制.doc

二进制转十进制数码管显示实现全程1、建立原理图顶层文件2-1、Verilog程序 二进制转十进制/Decoder: binary-to decimal decoder with an enable control module b2d(y,en,a) ; output 7:0 y ; input en ; input 3:0 a; reg7:0 y ; always (en or a) / EN 和A 是敏感信号 if(!en) / 如果使能信号为低，无效 y = 8b1111_1111; else begin if(a9) y=a+6; /这里完成了二进制到十进制的译码， else y=a; end /为了方便在平台上进行观察验证 /这里把数据的个位和十位分别用 4 个LED 进行显示,均为二进制 endmodule2-2、将Verilog程序 例化 顶层调用3-1、程序 二进制转数码管显示module decode4_7(decodeout,a); output6:0 decodeout; input3:0 a; reg6:0 decodeout; always (a) begin case(a) /用 case 语句进行译码 abcdefg 4h0:decodeout=7b00000001; 4h1:decodeout=7b1001111; 4h2:decodeout=7b0010010; 4h3:decodeout=7b0000110; 4h4:decodeout=7b1001100; 4h5:decodeout=7b0100100; 4h6:decodeout=7b0100000; 4h7:decodeout=7b0001111; 4h8:decodeout=7b0000000; 4h9:decodeout=7b0000100; 4ha:decodeout=7b0001000; 4hb:decodeout=7b1100000; 4hc:decodeout=7b0110001; 4hd:decodeout=7b1000010; 4he:decodeout=7b0110000; 4hf:decodeout=7b0111000; default: decodeout=7bx; endcase end endmodule3-2、将Verilog程序 例化 顶层调用4、原理图顶层文件5、DE2板的引脚配置6、下载验证 可以成功 （注：专业文档是经验性极强的领域，无法思考和涵盖全面，素材和资料部分来自网络，供参考。可复制、编制，期待你的好评与关注）