存储系统练习题答案市公开课一等奖百校联赛获奖课件.pptx

3.3 3.3 练习题练习题一、选择题一、选择题1 1、存放字长是指、存放字长是指(B)(B)。A.A.存放在一个存放单元中二进制代码组合；存放在一个存放单元中二进制代码组合；B.B.存放在一个存放单元中二进制代码个数；存放在一个存放单元中二进制代码个数；C.C.存放单元个数。存放单元个数。第1页2 2、存放单元是指、存放单元是指(B)(B)。A.A.存放一个字节全部存放元集合；存放一个字节全部存放元集合；B.B.存放一个机器字全部存放元集合；存放一个机器字全部存放元集合；C.C.存放一个二进制信息位存放元集合。存放一个二进制信息位存放元集合。3 3、和外存放器相比，内存特点是、和外存放器相比，内存特点是(A)(A)。A.A.容量小、速度快、成本高；容量小、速度快、成本高；B.B.容量小、速度快、成本低；容量小、速度快、成本低；C.C.容量大、速度快、成本高；容量大、速度快、成本高；D.D.容量大、速度快、成本低。容量大、速度快、成本低。第2页4 4、计算机存放器采取分级存放体系（多级、计算机存放器采取分级存放体系（多级结构）主要目标是结构）主要目标是(D)(D)。A.A.便于读便于读/写数据；写数据；B.B.减小机箱体积；减小机箱体积；C.C.便于系统升级；便于系统升级；D.D.处理存放容量、价格和存取速度之间矛处理存放容量、价格和存取速度之间矛盾。盾。5 5、某、某SRAMSRAM芯片，其存放容量为芯片，其存放容量为64K1664K16位，该芯片地址线和数据线数目为位，该芯片地址线和数据线数目为(D)(D)。A.64A.64，1616；B.16 B.16，6464；C.64C.64，8 8；D.16 D.16，1616。第3页6 6、一个、一个16K3216K32位存放器，其地址线和数位存放器，其地址线和数据线总和是据线总和是(B)(B)。A.48A.48；B.46 B.46；C.36 C.36。7 7、一个、一个512KB512KB（SRAMSRAM）存放器，其地址）存放器，其地址线和数据线总和是线和数据线总和是(C)(C)。A.17A.17；B.19 B.19；C.27 C.27。第4页8 8、某计算机字长是、某计算机字长是1616位，它存放容量是位，它存放容量是64KB64KB，按字编址，它寻址范围是，按字编址，它寻址范围是(C)(C)。A.64KA.64K；(0(64K-1)(064K)(0(64K-1)(064K)B.32KBB.32KB；(032KB )(032KB )C.32KC.32K；(0(32K-1)(032K)(0(32K-1)(032K)D.64KBD.64KB。(064KB )(064KB )第5页9 9、某机字长、某机字长3232位，其存放容量为位，其存放容量为1MB1MB。若按字编址，它寻址范围是若按字编址，它寻址范围是(C)(C)。A.0A.0（1M-11M-1）；）；B.0B.0（512K-1512K-1）B B；C.0C.0（256K-1256K-1）；）；D.0256KBD.0256KB。第6页1010、某计算机字长是、某计算机字长是3232位，其存放容量位，其存放容量为为4MB4MB。若按半字编址，它寻址范围。若按半字编址，它寻址范围是是(C)(C)。A.04MBA.04MB；B.02MBB.02MB；C.0C.0（2M-12M-1）；）；D.0D.0（1MB-11MB-1）。）。第7页11 11、某计算机字长、某计算机字长3232位，其存放容量为位，其存放容量为16MW16MW。若按双字编址，它寻址范围是。若按双字编址，它寻址范围是 (B)(B)。A.0A.0（16M-116M-1）；）；B.0B.0（8M-18M-1）；）；C.0C.0（8MB-18MB-1）；）；D.0D.0（16MB-116MB-1）。）。1212、某、某SRAMSRAM芯片，其容量为芯片，其容量为51285128位，位，除电源和接地端外，该芯片引出线最除电源和接地端外，该芯片引出线最小数目是小数目是(D)(D)。A.23A.23；B.25 B.25；C.50 C.50；D.19 D.19。第8页1313、相联存放器是按、相联存放器是按(C)(C)进行寻址存放器。进行寻址存放器。A.A.地址指定方式；地址指定方式；B.B.堆栈存取方式；堆栈存取方式；C.C.内容指定方式；内容指定方式；D.D.地址指定与堆栈存取方式结合。地址指定与堆栈存取方式结合。第9页1414、交叉存放器实质是一个、交叉存放器实质是一个(A)(A)存放器，存放器，它能它能()()执行执行()()独立读独立读/写操作。写操作。A.A.模块式，并行，多个；模块式，并行，多个；B.B.模块式，串行，多个；模块式，串行，多个；C.C.整体式，并行，一个；整体式，并行，一个；D.D.整体式，串行，多个。整体式，串行，多个。第10页1515、一个四体并行交叉存放器，每个模、一个四体并行交叉存放器，每个模块容量是块容量是16K3216K32位，存取周期为位，存取周期为200ns200ns，在下述说法中，在下述说法中(B)(B)是正确。是正确。A.A.在在200ns200ns内，该存放器能向内，该存放器能向CPUCPU提供提供256256位二进制信息；位二进制信息；B.B.在在200ns200ns内，该存放器能向内，该存放器能向CPUCPU提供提供128128位二进制信息；位二进制信息；C.C.在在50ns50ns内，每个存放模块能向内，每个存放模块能向CPUCPU提提供供3232位二进制信息；位二进制信息；D.D.在在50ns50ns内，该存放器能向内，该存放器能向CPUCPU提供提供128128位二进制信息。位二进制信息。第11页1616、在主存放器和、在主存放器和CPUCPU之间增加之间增加CacheCache目标目标是是(C)(C)。A.A.扩大主存放器容量；扩大主存放器容量；B.B.扩大扩大CPUCPU中通用存放器数量；中通用存放器数量；C.C.处理处理CPUCPU和主存之间速度匹配问题；和主存之间速度匹配问题；D.D.既扩大主存容量又提升了存取速度。既扩大主存容量又提升了存取速度。第12页1717、采取虚拟存放器主要目标是、采取虚拟存放器主要目标是(C)(C)。A.A.提升主存存取速度；提升主存存取速度；B.B.提升外存存取速度；提升外存存取速度；C.C.扩大存放器寻址空间扩大存放器寻址空间且能自动进行管理且能自动进行管理和调度；和调度；D.D.扩大外存存取空间。扩大外存存取空间。第13页1818、惯用虚拟存放系统由、惯用虚拟存放系统由(A)(A)两级存放器两级存放器组成。组成。A.A.主存主存-辅存；辅存；B.Cache-B.Cache-主存；主存；C.Cache-C.Cache-辅存；辅存；D.D.通用存放器通用存放器-主存。主存。1919、CPUCPU经过指令访问主存所用程序地址经过指令访问主存所用程序地址叫做叫做(B)(B)。A.A.逻辑地址；逻辑地址；B.B.物理地址；物理地址；C.C.真实地址。真实地址。第14页2020、在程序执行过程中，、在程序执行过程中，CacheCache与主存地址与主存地址映射是由映射是由(C)(C)。A.A.操作系统来管理；操作系统来管理；B.B.程序员来调度；程序员来调度；C.C.硬件自动完成；硬件自动完成；D.D.操作系统辅助对应硬件来完成。操作系统辅助对应硬件来完成。2121、以下四种类型半导体存放器中，以传送、以下四种类型半导体存放器中，以传送一样多字为比较条件，则读出数据传输率一样多字为比较条件，则读出数据传输率最高是最高是(B)(B)。A.DRAMA.DRAM；B.SRAM B.SRAM；C.FLASHC.FLASH；D.EPROM D.EPROM。第15页2222、双端口存放器之所以能高速进行读、双端口存放器之所以能高速进行读/写，写，是因为采取了是因为采取了(B)(B)。A.A.高速芯片；高速芯片；B.B.两套相互独立读两套相互独立读/写电路；写电路；C.C.流水技术；流水技术；D.D.新型器件。新型器件。2323、双端口存放器、双端口存放器(B)(B)情况下会发生读情况下会发生读/写冲写冲突突 。A.A.左端口与右端口地址码不一样；左端口与右端口地址码不一样；B.B.左端口与右端口地址码相同；左端口与右端口地址码相同；C.C.左端口与右端口数据码相同；左端口与右端口数据码相同；D.D.左端口与右端口数据码不一样。左端口与右端口数据码不一样。第16页2424、以下原因中，与、以下原因中，与CacheCache命中率无关命中率无关是是(A)(A)。A.A.主存存取时间；主存存取时间；B.B.块大小；块大小；C.CacheC.Cache组织方式；组织方式；D.CacheD.Cache容量。容量。第17页2525、在、在CacheCache地址映射中，若主存中任意地址映射中，若主存中任意一块均可映射到一块均可映射到CacheCache内任意一行位置上，内任意一行位置上，则这种方法称为则这种方法称为(A)(A)。A.A.全相联映射；全相联映射；B.B.直接映射；直接映射；C.C.组相联映射；组相联映射；D.D.混合映射。混合映射。第18页2626、以下说法中不正确是、以下说法中不正确是(A)(A)。A.A.每个程序虚地址空间能够远大于实地每个程序虚地址空间能够远大于实地址空间，也能够远小于实地址空间；址空间，也能够远小于实地址空间；B.B.多级存放体系由多级存放体系由CacheCache，主存和虚拟存，主存和虚拟存放器组成；放器组成；C.CacheC.Cache和虚拟存放器这两种存放器管理和虚拟存放器这两种存放器管理策略都利用了程序局部性原理；策略都利用了程序局部性原理；D.D.当当CacheCache未命中时，未命中时，CPUCPU能够直接访问能够直接访问主存，而外存与主存，而外存与CPUCPU之间则没有直接通之间则没有直接通路。路。第19页2727、以下说法中正确是、以下说法中正确是(C)(C)。A.A.虚拟存放器技术提升了计算机速度；虚拟存放器技术提升了计算机速度；B.B.若主存由两部分组成，容量分别为若主存由两部分组成，容量分别为2 2n n和和2 2mm，则主存地址共需要，则主存地址共需要n+mn+m位；位；C.C.闪存是一个高密度、非易失性读闪存是一个高密度、非易失性读/写半写半导体存放器；导体存放器；D.D.存取时间是指连续两次读操作所需最存取时间是指连续两次读操作所需最小时间间隔。小时间间隔。第20页2828、以下说法中正确是、以下说法中正确是(C)(C)。A.A.半导体半导体RAMRAM信息可读可写，且断电后信息可读可写，且断电后仍能保持记忆；仍能保持记忆；B.B.半导体半导体DRAMDRAM是易失性，而是易失性，而SRAMSRAM则不则不是；是；C.SRAMC.SRAM只有在电源不掉时候，所存信息只有在电源不掉时候，所存信息是不易失。是不易失。2929、通常计算机内存放器可采取、通常计算机内存放器可采取(A)(A)。A.RAMA.RAM和和ROMROM；B.ROMB.ROM；C.RAMC.RAM。第21页3030、DRAMDRAM地址分两次输入（行选通地址分两次输入（行选通RAS*RAS*和列选通和列选通CAS*CAS*）目标是）目标是(B)(B)。A.A.缩短读缩短读/写时间；写时间；B.B.降低芯片引出端线数；降低芯片引出端线数；C.C.刷新。刷新。3131、SRAMSRAM写入数据条件是写入数据条件是(A)(A)。A.A.写入地址应比写控制信号（写入地址应比写控制信号（R/W*=0R/W*=0）早抵达；早抵达；B.B.写入地址应与写控制信号（写入地址应与写控制信号（R/W*=0R/W*=0）同时抵达；同时抵达；C.C.写入地址应比写控制信号（写入地址应比写控制信号（R/W*=0R/W*=0）迟抵达。迟抵达。第22页3232、假如一个存放单元被访问，这个存放、假如一个存放单元被访问，这个存放单元有可能很快会再被访问，这种特征单元有可能很快会再被访问，这种特征称为称为(A)(A)。A.A.时间局部性；时间局部性；B.B.空间局部性；空间局部性；C.C.程序局部性；程序局部性；D.D.数据局部性。数据局部性。3333、假如一个存放单元被访问，这个存放、假如一个存放单元被访问，这个存放单元及其邻近存放单元有可能很快会被单元及其邻近存放单元有可能很快会被访问，这种特征称为访问，这种特征称为(B)(B)。ABCDABCD同上题。同上题。第23页3434、以下元件中存取速度最快是、以下元件中存取速度最快是(B)(B)。A.CacheA.Cache；B.B.存放器；存放器；C.C.内存；内存；D.D.外存。外存。3535、下面所述不正确是、下面所述不正确是(C)(C)。A.A.随机存放器能够随时存取信息，掉电随机存放器能够随时存取信息，掉电后信息丢失；后信息丢失；B.B.在访问随机存放器时，访问时间与单元在访问随机存放器时，访问时间与单元物理位置无关；物理位置无关；C.C.内存中存放信息均是不可改变；内存中存放信息均是不可改变；D.D.随机存放器和只读存放器能够统一编随机存放器和只读存放器能够统一编址。址。第24页3636、640KB640KB内存容量为内存容量为(C)(C)。A.640000A.640000字节；字节；B.64000 B.64000字节；字节；C.655360C.655360字节；字节；D.3 D.3字节。字节。3737、若存放器中有、若存放器中有1K1K个存放单元，采取双个存放单元，采取双译码（二维译码、重合寻址法）方式时译码（二维译码、重合寻址法）方式时将有译码输出线将有译码输出线(D)(D)条条 。A.1024A.1024；B.0B.0；C.32C.32；D.64D.64。第25页3838、组成、组成2M 8bit2M 8bit内存，能够使用内存，能够使用(C)(C)。A.1M 8bitA.1M 8bit进行并联进行并联 ；B.1M 4bit B.1M 4bit 进行串联；进行串联；C.2M 4bit C.2M 4bit 进行并联；进行并联；D.2M 4bit D.2M 4bit 进行串联。进行串联。3939、RAMRAM芯片串联时能够芯片串联时能够(B)(B)。A.A.增加存放器字长；增加存放器字长；B.B.增加存放单元数量；增加存放单元数量；C.C.提升存放器速度；提升存放器速度；D.D.降低存放器平均价格。降低存放器平均价格。第26页4040、以下相关高速缓冲存放器、以下相关高速缓冲存放器CacheCache说法说法正确是正确是(B)(B)。A.A.只能在只能在CPUCPU之外之外 ；B.CPUB.CPU内外都能够设置内外都能够设置CacheCache；C.C.只能在只能在CPUCPU之内；之内；D.D.若存在若存在CacheCache，CPUCPU就不能再访问主存。就不能再访问主存。第27页二、判断题二、判断题1 1、多体交叉存放器主要处理扩充容量、多体交叉存放器主要处理扩充容量问题。问题。(错错)2 2、双端口存放器之所以能高速读写，、双端口存放器之所以能高速读写，是因为采取了流水技术。是因为采取了流水技术。(错错)3 3、在、在CPUCPU和内存之间增加和内存之间增加cachecache目标目标是为了增加内存容量，同时加紧存是为了增加内存容量，同时加紧存取速度。取速度。(错错)4 4、CPUCPU访问存放器时间是由存放体容访问存放器时间是由存放体容量决定，容量越大，访问存放器所量决定，容量越大，访问存放器所需时间越长。需时间越长。(错错)第28页5 5、因为、因为DRAMDRAM是破坏性读出，必须不停是破坏性读出，必须不停地刷新。地刷新。(错错)6 6、RAMRAM中任何一个单元都能够随时访中任何一个单元都能够随时访问。问。(对对)7 7、ROMROM中任何一个单元不能随机访问。中任何一个单元不能随机访问。(错错)8 8、普通情况下，、普通情况下，ROMROM和和RAMRAM在主存放在主存放器中是统一编址。器中是统一编址。(对对)9 9、在当今计算机系统中，存放器是数、在当今计算机系统中，存放器是数据传送中心，但访问存放器请求是由据传送中心，但访问存放器请求是由CPUCPU或或I/OI/O发出。发出。(对对)第29页1010、EPROMEPROM是可改写，因而也是随机存放器是可改写，因而也是随机存放器一个。一个。(错错)11 11、DRAMDRAM和和SRAMSRAM都是易失性半导体存放器。都是易失性半导体存放器。(对对)1212、CacheCache存放器内容是执行程序时逐步调入。存放器内容是执行程序时逐步调入。(对对)1313、双端口存放器在左右端口数据码相同时、双端口存放器在左右端口数据码相同时候会发生读候会发生读/写冲突。写冲突。(错错)1414、计算机存放系统采取分级存放体系目标、计算机存放系统采取分级存放体系目标是处理存放容量、价格和存取速度之间矛是处理存放容量、价格和存取速度之间矛盾。盾。(对对)1515、双端口存放器是并行存放器一个。、双端口存放器是并行存放器一个。(错错)第30页三、综合题三、综合题1 1、指出以下存放器哪些是易失性？哪、指出以下存放器哪些是易失性？哪些是非易失性？哪些是破坏性读出些是非易失性？哪些是破坏性读出？哪些是非破坏性读出？哪些是非破坏性读出？vSRAMSRAM，DRAMDRAM，CacheCache，磁盘，光，磁盘，光盘盘2 2、通常情况下、通常情况下SRAMSRAM由哪几部分组成由哪几部分组成？简述各部分作用。？简述各部分作用。解答关键点：解答关键点：v存放体，地址译码驱动电路，存放体，地址译码驱动电路，I/OI/O电电路（读写电路），控制电路。路（读写电路），控制电路。3 3、与、与SRAMSRAM相比，相比，DRAMDRAM在电路组成在电路组成上有什么不一样之处？上有什么不一样之处？第31页【解答】【解答】DRAM DRAM还要有动态刷新电路；还要有动态刷新电路；v另外，普通另外，普通DRAMDRAM地址引线普通只地址引线普通只有二分之一（约），用有二分之一（约），用RASRAS、CASCAS来来区分接收是行地址或列地址；区分接收是行地址或列地址；vDRAMDRAM没有没有CSCS引脚，芯片扩展时用引脚，芯片扩展时用RASRAS（、（、CASCAS）代替其作用。）代替其作用。第32页4 4、设有存放器容量为、设有存放器容量为1MB1MB，字长为，字长为3232位，若按以下方式编址，请写出位，若按以下方式编址，请写出地址存放器、数据存放器各为多少地址存放器、数据存放器各为多少位？编址范围为多大？位？编址范围为多大？（1 1）按字节编址；）按字节编址；（2 2）按半字编址；）按半字编址；（3 3）按字编址。）按字编址。【解答】【解答】（1 1）2020，3232，00（1M-11M-1）（2 2）1919，3232，00（512K-1512K-1）（3 3）1818，3232，00（256K-1256K-1）第33页A A9 9AA0 0CSCS2114-12114-1WEWEI/OI/O3 3I/OI/O0 0A A9 9AA0 0A A9 9AA0 0A A9 9AA0 0CSCSCSCSCSCS2114-22114-22114-32114-32114-42114-4WEWEWEWEWEWEI/OI/O3 3I/OI/O0 0I/OI/O3 3I/OI/O0 0I/OI/O3 3I/OI/O0 0与与与与与与R/WR/WD7D7D0D0A15A15A14A14A10A10A9A9A0A0CPUCPUMREQMREQ5 5、有、有4 4片片Intel 2114Intel 2114芯片，如图连接。问：芯片，如图连接。问：第第5 5题图题图 4 4片片21142114连接连接第34页 （1 1）图示连接组成了几部分）图示连接组成了几部分存放区域？共有多大存放容量？字长存放区域？共有多大存放容量？字长是多少？是多少？【解答】【解答】图中组成了两部分存放区域；图中组成了两部分存放区域；容量为容量为2K 2K 8 8，即字长，即字长8 8位。位。（2 2）写出每部分存放区域地址范围。）写出每部分存放区域地址范围。【解答】【解答】第第1 1、2 2片片21142114地址范围是地址范围是FC00HFFFFHFC00HFFFFH（A15A10=111111A15A10=111111）；）；第第3 3、4 4片片21142114地址范围是地址范围是7C00H7FFFH7C00H7FFFH（A15A10=011111A15A10=011111）。）。第35页 （3 3）说明图中存放器地址是否）说明图中存放器地址是否连续，若不连续，怎样修改才能使存放连续，若不连续，怎样修改才能使存放器地址是连续？器地址是连续？【解答】【解答】v图中存放器地址不是连续；图中存放器地址不是连续；v能够将图中能够将图中A15A15与与A10A10接线颠倒一下，原接线颠倒一下，原来来7C00H7FFFH7C00H7FFFH（A15A10=011111A15A10=011111）就变为就变为vF800HFBFFHF800HFBFFH（A15A10=111110A15A10=111110），），与另一部分与另一部分FC00HFFFFHFC00HFFFFH成为地址连续成为地址连续存放器。存放器。第36页6 6、某、某DRAMDRAM芯片内部存放元为芯片内部存放元为128128128128结构。该芯片每隔结构。该芯片每隔2ms2ms最少要刷新一次。最少要刷新一次。且刷新是次序对且刷新是次序对128128行存放元进行。设行存放元进行。设存放周期为存放周期为500ns500ns。求其刷新开销（也。求其刷新开销（也即进行刷新操作时间所占百分比）。即进行刷新操作时间所占百分比）。【解答】【解答】500128=64000ns500128=64000ns64/2 000=3.2%64/2 000=3.2%第37页7 7、试用、试用Intel 2116Intel 2116（16K 16K 1 1位位DRAMDRAM，逻辑符，逻辑符号如图）组成号如图）组成64K 64K 8bit 8bit存放器，该存放器存放器，该存放器采取奇偶校验。采取奇偶校验。（1 1）求共需要多少片）求共需要多少片21162116芯片？芯片？（2 2）画出存放体连接示意图；）画出存放体连接示意图；（3 3）写出各芯片）写出各芯片RAS*RAS*和和CAS*CAS*形成条件；形成条件；RAS*CAS*RAS*CAS*A6A6A0A0WE*WE*16K 16K 1bit 1bitDin DoutDin DoutIntel 2116Intel 2116（4 4）若芯片内部存放元）若芯片内部存放元排列成排列成128 128 128 128矩阵，矩阵，芯片刷新周期芯片刷新周期2ms2ms，采取，采取异步刷新方式，问存放器异步刷新方式，问存放器刷新信号周期是多少？刷新信号周期是多少？第38页 【解答】【解答】（1 1）16K 16K 1 1位位64K 64K 8 8位位作作8 8片位扩展得片位扩展得16K 16K 8 8模板；再用模板；再用4 4块该块该模板进行字扩展得模板进行字扩展得64K 64K 8 8存放器。存放器。共需要（共需要（8 8+1+1）4=36 4=36片片21162116芯片。芯片。（2 2）存放器连接示意图以下：）存放器连接示意图以下：RAS*CAS*RAS*CAS*A6A6A0A0WE*WE*16K 16K 1bit 1bitDin DoutDin DoutIntel 2116Intel 2116Intel 2116Intel 2116逻辑符号逻辑符号第39页16K X 116K X 11 12 23 34 45 56 67 78 89 9WE*WE*RASRAS3 3*CAS*CAS3 3*A6A0A6A0（A13A7A13A7）16K X 116K X 1WE*WE*DoutDoutD8D0D8D0RASRAS2 2*CAS*CAS2 2*R/WR/WDinDinWE*WE*16K X 116K X 116K X 116K X 1RASRAS0 0*CAS*CAS0 0*RASRAS1 1*CAS*CAS1 1*WE*WE*Y0Y0Y1Y1Y2Y2Y3Y3A14A14A15A15与与与与t1 t1t2t2RASRAS0 0*CASCAS0 0*t2=t1+tt2=t1+t第40页 【解答续】【解答续】（3 3）各片）各片RAS*RAS*、CAS*CAS*形成条件：形成条件：vRASRAS0 0*=*=（A A1515*A A1414*t1 t1）*vCASCAS0 0*=*=（A A1515*A A1414*t2 t2）*vRASRAS1 1*=*=（A A1515*A A1414 t1 t1）*vCASCAS1 1*=*=（A A1515*A A1414 t2 t2）*vRASRAS2 2*=*=（A A1515A A1414*t1 t1）*vCASCAS2 2*=*=（A A1515A A1414*t2 t2）*vRASRAS3 3*=*=（A A1515A A1414 t1 t1）*vCASCAS3 3*=*=（A A1515A A1414 t2 t2）*v注意：注意：*代表逻辑非（低电平信号）代表逻辑非（低电平信号）第41页解答解答续：续：（4 4）128128行刷新。行刷新。v异步刷新即异步刷新即2ms2ms内分散地将内分散地将128128行刷行刷新一遍。新一遍。v刷新信号周期为：刷新信号周期为：v2ms/1282ms/12815.615.6 s s；v即每隔即每隔15.6 15.6 s s 产生一次刷新请求，产生一次刷新请求，刷新一行。刷新一行。第42页8 8、描述、描述CPUCPU访问存放器步骤。访问存放器步骤。【解答】【解答】（1 1）经过地址总线送出存放单元地址；）经过地址总线送出存放单元地址；（2 2）经过控制总线发出读）经过控制总线发出读/写命令；写命令；（3 3）经过数据总线进行信息交换。）经过数据总线进行信息交换。9 9、试说明双端口存放器结构特点和工作过程。、试说明双端口存放器结构特点和工作过程。解答关键点：解答关键点：结构特点结构特点每个芯片有两组相互独立读写控制每个芯片有两组相互独立读写控制电路（端口）。每个端口与普通电路（端口）。每个端口与普通RAMRAM类似，类似，较尤其是较尤其是BUSYBUSY信号，低电平有效时端口关闭，信号，低电平有效时端口关闭，禁止访问。是一个并行存放器（空间）。禁止访问。是一个并行存放器（空间）。第43页v双端口存放器工作过程：双端口存放器工作过程：分两个端口地址不一样和地址相同分两个端口地址不一样和地址相同两种情况说明；后一个情况即读写冲两种情况说明；后一个情况即读写冲突时，由双口存放器内部仲裁器依据突时，由双口存放器内部仲裁器依据两个端口两个端口CSCS（片选）信号或地址信号（片选）信号或地址信号抵达先后次序细微差异决定访问优先抵达先后次序细微差异决定访问优先权由哪个端口取得。权由哪个端口取得。第44页1010、设有两种、设有两种RAMRAM芯片：芯片：128K8128K8位位8 8片，片，512K8512K8位位2 2片。试用这些芯片组成片。试用这些芯片组成512K32512K32位存放器，给出简单文字设计方位存放器，给出简单文字设计方案。案。【解答】按题意必须使用所给全部芯片。【解答】按题意必须使用所给全部芯片。2 2片片512K8512K8位芯片并联组成位芯片并联组成512K32512K32位存放位存放器器高高1616位；位；8 8片片128K8128K8位芯片组成位芯片组成512K32512K32位存放器位存放器低低1616位（串并联结合：每位（串并联结合：每2 2片位并联得一组，片位并联得一组，4 4组作地址串联）；组作地址串联）；用一片用一片2-42-4译码器对译码器对A A1818A A1717译码译码,该译码器输出该译码器输出端分别连接上述端分别连接上述4 4组片选端；组片选端；A A1616AA0 0进行进行128K8128K8位芯片片内寻址；位芯片片内寻址；而前面而前面2 2片片512K8512K8位芯片片内寻址使用位芯片片内寻址使用A A1818AA0 0。第45页11 11、某微机寻址范围是、某微机寻址范围是64KB64KB，由，由8 8片片8K8K8 8位芯片组成。位芯片组成。（1 1）请写出每个芯片寻址范围；）请写出每个芯片寻址范围；【解答】【解答】第第1 1片片 0000H1FFFH 0000H1FFFH 第第2 2片片 H3FFFH H3FFFH 第第3 3片片 4000H5FFFH 4000H5FFFH 第第4 4片片 6000H7FFFH 6000H7FFFH 第第5 5片片 8000H9FFFH 8000H9FFFH 第第6 6片片 A000HBFFFH A000HBFFFH 第第7 7片片 C000HDFFFH C000HDFFFH 第第8 8片片 E000HFFFFH E000HFFFFH第46页（2 2）假如运行时发觉不论往哪个芯片存）假如运行时发觉不论往哪个芯片存放放8KB8KB数据，以数据，以A000HA000H为起始地址芯片为起始地址芯片中都有与之相同数据，请分析故障原因；中都有与之相同数据，请分析故障原因；（3 3）若发觉译码器输入中地址线）若发觉译码器输入中地址线A A1313与与CPUCPU断开并一直搭到高电平上，问后果断开并一直搭到高电平上，问后果将会怎样？将会怎样？【解答】关键点说明。【解答】关键点说明。第47页 12*12*、用、用2K2K8 8位位SRAMSRAM芯片设计一个芯片设计一个8K8K1616位存放器：位存放器：15 8 7 015 8 7 0字节字节1 1字节字节0 0字节字节3 3字节字节2 2字节字节5 5字节字节4 4字地址字地址（D D）0 02 24 4奇字节奇字节 偶字节偶字节B B为为CPUCPU一个控制端。一个控制端。当当B=0B=0时访问时访问1616位数位数（字访问）；（字访问）；当当B=1B=1时访问时访问8 8位数位数（字节访问）。（字节访问）。第48页【解答】【解答】（1 1）字节访问该存放器（）字节访问该存放器（8K8K1616位）需地址线条数为位）需地址线条数为 14 14条；条；15 8 7 015 8 7 0字节字节1 1字节字节0 0字节字节3 3字节字节2 2字节字节5 5字节字节4 4字地址字地址（D D）0 02 24 4奇字节奇字节 偶字节偶字节（2 2）并联）并联2 2片片2K2K8 8SRAMSRAM为为2K2K1616模块，模块，使用地址线为使用地址线为AA11 11AA1 1共共11 11条；条；此时，与以往并联不一样此时，与以往并联不一样是是 两个并联芯片两个并联芯片CSCS端端不能接在一起；不能接在一起；并联图以下：并联图以下：第49页2K2K8 82K2K8 8A A11 11AA1 18 88 8D D1515DD0 0CSCS2 2*CSCS1 1*奇存放体奇存放体偶存放体偶存放体B AB A0 0 CS CS1 1 CSCS2 2 访问方式说明访问方式说明0 0 1 1 0 0 1 1 访问访问1616位字位字0 1 0 0 0 1 0 0 不访问不访问1 0 1 0 1 0 1 0 访问偶存放体访问偶存放体1 1 0 1 1 1 0 1 访问奇存放体访问奇存放体（3 3）分析访问需求）分析访问需求真值表以下：真值表以下：（4 4）由）由4 4个个2K2K1616模块扩展成模块扩展成8K8K16 16 A A1313、A A1212经经2/42/4译码器译码器选择选择4 4个上述模块；个上述模块；4 4个译码输出端个译码输出端Y Y0 0*、Y Y1 1*、Y Y2 2*和和Y Y3 3*与与A A0 0、B B组合生成组合生成CSCS1 1*、CSCS2 2*、CS CS3 3*、CS CS4 4*、CSCS5 5*、CS CS6 6*、CSCS7 7*和和CSCS8 8*。第50页v由真值表得由真值表得CSCS表示式：表示式：vCSCS1 1*=A*=A0 0，CSCS2 2*=A*=A0 0 B B；v以地址分析说明访问方式：以地址分析说明访问方式：vB AB A11 11 A A10 10 AA1 1 A A0 0v0 0 0 0 0 0 0 0 0 0 访问某字访问某字v1 0 0 0 0 1 0 0 0 0 访问偶字节访问偶字节v0 0 0 0 1 0 0 0 0 1 不能访问不能访问v1 0 0 0 1 1 0 0 0 1 访问奇字节访问奇字节第51页A A0 0CPUCPUB BA A1 1A A11 11A A1212A A1313Y Y0 0Y Y1 1Y Y2 2Y Y3 3与与与与与与与与与与与与与与与与异异或或CSCS1 1*CSCS8 8*CSCS7 7*CSCS6 6*CSCS5 5*CSCS2 2*CSCS3 3*CSCS4 4*2/42/4译译码码器器习题习题1212：片选信号生成逻辑图：片选信号生成逻辑图第52页1313、假如、假如CPUCPU按以下地址相继访问存放器按以下地址相继访问存放器（以十进制表示）：（以十进制表示）：v00000000，00050005，00100010，02850285存放器为存放器为4 4体交叉存放器，求它比单体存体交叉存放器，求它比单体存放器平均访问速率提升多少？放器平均访问速率提升多少？【解答】【解答】v访问地址间隔为访问地址间隔为5 5，4 4体交叉存放器中相体交叉存放器中相继访问地址在不一样存放体中；继访问地址在不一样存放体中；v每隔每隔1/41/4存放周期轮番开启各存放体，存放周期轮番开启各存放体，访问速率提升到单体存放器访问速率提升到单体存放器4 4倍。倍。第53页1414、假如从、假如从4 4体交叉存放器取出体交叉存放器取出1616个地址个地址连续编号数据，一个体存取周期为连续编号数据，一个体存取周期为T T，总共需要多少时间？总共需要多少时间？【解答】【解答】vT+15T+151/4T=4.75T1/4T=4.75T1515、在一个、在一个8 8体交叉存放器中，假如体交叉存放器中，假如CPUCPU按以下次序相继访问存放器，其平均访按以下次序相继访问存放器，其平均访问速率比单体提升多少？问速率比单体提升多少？第54页v（1）00018，00028，00038，,01008v（2）00028，00048，00068，,0v（3）10038，10068，10118，,13008v【解答】v（1）相继访问地址选中8个不一样分体，8体重合工作8倍；v（2）4体并行工作4倍；v（3）8体并行8倍v（提醒：分体号将以3、6、1、4、7、2、5、0循环）。v 第55页1616、设某计算机、设某计算机cachecache采取采取4 4路组相联映射，路组相联映射，已知已知cachecache容量为容量为16KB16KB，主存容量为，主存容量为2MB2MB，每块，每块8 8个字，每字个字，每字3232位，请回答：位，请回答：（1 1）主存地址多少位（按字节编址），）主存地址多少位（按字节编址），各字段怎样划分（各需多少位）？各字段怎样划分（各需多少位）？（1 1）【解答】【解答】主存地址按字节编址为主存地址按字节编址为2121位。位。2 2MB/16KB=128MB/16KB=128，即主存按，即主存按cachecache大小分大小分成成128128个区，故区号地址段占个区，故区号地址段占7 7位；位；第56页区号区号组号组号块内地址块内地址块号块号字节地址字节地址7 7位位 7 7位位 2 2位位 3 3位位