北京科技大学871计算机综合一（含计算机组成原理、数据结构）历年考研真题汇编.pdf

目录871计算机综合一（含计算机组成原理、数据结构）考试大纲及参考书1998年北京科技大学数据结构考研真题及答案1999年北京科技大学计算机组成原理考研真题1999年北京科技大学数据结构考研真题及答案2000年北京科技大学计算机组成原理考研真题2000年北京科技大学数据结构考研真题及答案2001年北京科技大学计算机组成原理考研真题2001年北京科技大学数据结构考研真题及答案2002年北京科技大学数据结构考研真题及答案2003年北京科技大学数据结构考研真题及答案2004年北京科技大学468数据结构及软件工程考研真题及数据结构部分答案2005年北京科技大学468数据结构及软件工程考研真题及数据结构部分答案2006年北京科技大学416计算机组成原理及数据结构考研真题及答案2007年北京科技大学416计算机组成原理及数据结构考研真题及答案2008年北京科技大学416计算机组成原理及数据结构考研真题及答案2013年北京科技大学869计算机组成原理考研真题2013年北京科技大学869计算机组成原理考研真题及答案详解2014年北京科技大学869计算机组成原理考研真题2014年北京科技大学869计算机组成原理考研真题及答案详解2015年北京科技大学869计算机组成原理考研真题（回忆版）2016年北京科技大学829计算机组成原理考研真题2017年北京科技大学871计算机综合一考研真题（数据结构部分）871计算机综合一（含计算机组成原理、数据结构）考试大纲及参考书1998年北京科技大学数据结构考研真题及答案1999年北京科技大学计算机组成原理考研真题1999年北京科技大学数据结构考研真题及答案2000年北京科技大学计算机组成原理考研真题2000年北京科技大学数据结构考研真题及答案2001年北京科技大学计算机组成原理考研真题2001年北京科技大学数据结构考研真题及答案2002年北京科技大学数据结构考研真题及答案2003年北京科技大学数据结构考研真题及答案2004年北京科技大学468数据结构及软件工程考研真题及数据结构部分答案2005年北京科技大学468数据结构及软件工程考研真题及数据结构部分答案2006年北京科技大学416计算机组成原理及数据结构考研真题及答案2007年北京科技大学416计算机组成原理及数据结构考研真题及答案2008年北京科技大学416计算机组成原理及数据结构考研真题及答案2013年北京科技大学869计算机组成原理考研真题2013年北京科技大学869计算机组成原理考研真题及答案详解一、选择（满分20分，每题1分）1计算机中采用补码运算的目的是为了（）（A）与手工运算方式保持一致（B）提高运算速度（C）简化计算机的设计（D）提高运算的精度C【答案】化减为加，简化计算机的设计【解析】2下列叙述中，不正确的是（）（A）串行加法器位数越多加法时间越长（B）超前进位加法器位数越多高位电路越复杂（C）串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递（D）串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂D【答案】想提高速率，必须改善进位链。【解析】3IEEE754的浮点数C1E00000hex代表的真实数值是（）（A）7.0（B）28.0（C）14.0（D）14.0B【答案】1752428【解析】4关于海明校验码的说法中，正确的是（）（A）只能检测出一位出错（B）能检测出两位同时出错（C）不能指出哪一位出错（D）能纠正两位错误B【答案】一位纠错、两位检错的能力【解析】5以下几种存储器中，存取速度最快的是（）（A）Cache（B）寄存器（C）内存（D）闪存B【答案】6关于DRAM刷新的说法中错误的是（）（A）刷新是通过对存储单元进行“读但不输出数据”的操作来实现的（B）刷新时指对DRAM中的存储电容重新充电（C）由于DRAM内部设有专门的刷新电路，所以访存期间允许刷新（D）刷新是按行进行的C【答案】DRAM访期间可以刷新，存储期间不可以【解析】7在程序的执行过程中，Cache与主存的地址映射是由（）（A）操作系统来管理的（B）硬件自动完成的（C）硬件和软件共同完成的（D）编译器和程序员调度的B【答案】8当访间Cache系统失数时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入的信息数据宽度各为（）（A）字，块（B）字，字（C）块，英（D）块，块A【答案】9关于 Cache的说法中，正确的是（）（A）Cache的容量与主存容量的差距越大越好（B）采用直接映像时，Cache无需考虑替换问题（C）采用直接映像时，一般用最近最少使用替换算法（D）如果采用最优替换算法，则Cache的命中率可达到100%B【答案】直接映射；全相联映射；分组固定（组相联映射）。【解析】10存储中，信息按对齐方式存储（整数边界方式存储）的含义是（）（A）信息的字节长度必须是整数（C）信息单元的存储地址必须是整数（B）信息单元的字节长度必须是整数（D）信息单元的存储地址是其节长度的整数倍D【答案】一种以存储空间换取存储时间的方法【解析】11 虚拟存储器中关于页表、快表和慢表叙述中正确的是（）（A）快表与慢表都存储在主存中，但快表比慢表容量小（B）快表采用了优化搜索算法，因此查找速度快（C）快表采用高速存储器件组成，按查找内容访间，因此比慢表查找速度快（D）快表比慢表命中率高，可以得到更多的搜索结果C【答案】一般的页表称为慢表，放在主存中，将当前最常用的页表信息放在一个小容量Cache中，称为快表。【解析】12 虚拟存储器不能解决的问题是（）（A）存储系统成本高（B）编程空间受限（C）访问速度慢（D）程序空间到物理空间的转换C【答案】虚拟存储器以时间换空间【解析】13 若指令中地址码给出的是操作数有效地址，这种寻址方式为（）（A）立即寻址（B）直接寻址（C）间接寻址（D）相对寻址B【答案】各种寻址方式：立即寻址；间接寻址；相对寻址；基址变址方式【解析】14 计算机指令中要用到的操作数一般可来自（）部件（A）通用寄存器（B）内存存储单元（C）外设接口中的寄存器（D）以上三种均可以D【答案】计算机指令中要用到的操作数一般可来自：CPD内部的通用寄存器；外围设备（接口中）；内存储器的一个存储单元【解析】15 CPU功能不包括（）（A）执行指令（B）执行子程序调用（C）执行DMA操作（D）检测并响应中断C【答案】基本功能：取指令、分析指令和执行指令。【解析】16 在计算机中，存放微指令的控制存储器隶属于（）（A）外存（B）高速缓存（C）内存（D）CPUD【答案】CPU内部有一个控制存储器，里面存放着各种程序指令对应的微程序段。【解析】17 在一个微指令周期中（）（A）只能执行一个微操作（B）能顺序执行多个微操作（C）能并行执行多个互斥微操作（D）能并行执行多个相容微操作D【答案】18 下列说法正确的是（）（A）取指周期一定等于机器周期（B）指令字长等于存储字长的前提下，取指周期等于机器周期（C）指令字长等于机器字长的前提下，取指周期等于机器周期（D）取指周期与机器周期没有必然的联系D【答案】19 采用DMA方式传送数据时，每传送一个数据就要占用一个（）（A）指令周期（B）中断周期（C）存储周期（D）节拍周期C【答案】DMA的优先级比程序中断优先级高。【解析】20 对于单重中断处理过程，说法不正确的是（）（A）中断请求是中断源发出并送给CPU的控制信号（B）CPU在每个机器周期后要检查是否有中断请求（C）开中断是为了CPU能相应嵌套的中断请求（D）在进入中断设备服务程序之前不需要开中断B【答案】中断过程：保护断点寻找中断入口执行中断处理程序中断返回【解析】二、填空（满分40分，每题2分）1某机器字长32位，其中一位符号位，定点小数补码最大数为_最小数为_1231；1【答案】【解析】2若定点整数64位，含一位符号位，补码表示，则所能表示的绝对值最大的负数为_263【答案】2632631【解析】3小端次序的机器上，四字节数据12345678H按字节地址由小到大的存储序列为_78563412H【答案】4某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址釆用直接映像方式时，地址映射表的大小为_（假设不考虑一致维护位）80【答案】1024210，8108【解析】5一个带有Cache的计算机系统中，Cache的容量为256KB，主存的容量为1024MB，则Cache主存层次的等效容量为_1024MB【答案】等效为主存的容量【解析】6在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为_12293【答案】页面尺寸4K4096，等于块号大小4096；32773/40968.5则34096+512293。【解析】7设相对寻址的转移指令占两个字节第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为2008H，要求转移到2002H，则该转移指令第二字节内容为_11111000H（8）【答案】8一个五级流水线处理器，连续向此流水线输入100条指令，如不考虑冲突情况，在第78个时钟周期结束时，共执行完的指令条数为_条74【答案】78（51）74【解析】9设指令字长16位，采用扩展操作码，操作数地址需4位，该指令系统已有三地址指令X条，二地址指Y条，无零地址指令，则一地址指令最多_16*16（16X）Y【答案】10 假设某计算机共有256个微命令，如果采用字段直接编码法，若4位为一个段，共需_段，操作控制字段需_位16；4【答案】11 提高加法器运算速度的关键是_加快进退位信息的传递速度【答案】12 减法可以和加法使用同一部件的关键是_计算机采用数字补码形式进行运算【答案】13 在指令格式设计中，采用扩展操作码技术的目的是：_既能充分利用指令的各个字段，又能在不增加指令长度的情况下扩展操作码的位数【答案】14 在浮点数表示方法中，阶码表示_，阶码位数越多，该浮点数表示的_越大基数的幂次；范围【答案】15 采用数据校验码的目的是_减少和避兔数据在存取和传递过程中的错误【答案】16 常用的数据校验码有奇偶校验码、_和_汉明校验码；循环冗余校验码【答案】17 影响流水线性能的主要因素有_数据相关、结构相关、控制相关【答案】18 中断响应过程申，保护程序计数器PC的作用是_保证中断返回时能从原程序将要执行的语句开始【答案】19 构成控制信号序列的最小单位是_节拍（时钟周期）【答案】一个CPU的时钟周期就叫做节拍。【解析】20 在机器码中，零的表示唯一的码是_和_补码；移码【答案】三、简答题（满分30分，每题6分）1溢出检测是处理器设计必须考虑的间题请简述加/减法运算器的溢出检测方法，并给出示意电路图。答：溢出检验方法：1采用一个符号位当XsYs0，Ss1时正溢当XsYs1，Ss0时负溢OVRXsYsSsXsYsSs（XsSs）（YsSs）2两数运算时，产生的进位为CS，C1，C2，Cn，其中CS为符号进位，C1为最小值位进位。OVRCSC1CSC1CSC13采用双符号补码Ss1Ss200正数，无溢出；Ss1Ss201正溢；Ss1Ss210负溢；Ss1Ss211负数，无溢出；OVRSs1Ss22简述加法运算器中快速进位链的作用及其实现原理。答：快速进位链中各位的进位均不依赖于立伟的进位，各位的进位可以同时产生，加快进位速度。原理：C1G1P1C0；C2G2P2C1G2P2G1P1C0；C3G3P3C2G3P3G2P3P2G1P3P2P1C0；C4G4P4C3G4P4G3P4P3G2P4P3P2G1P4P3P2P1C0；若不考虑Gi，Pi的形成时间，从C0Cn的最长延迟时间金额日2ty。3简述局部性原理，并给出一个程序执行中符合某种局部性原理的例子。答：程序的局部性原理有两方面含义：时间局部性和空间局部性。时间局部性是指如果一个在储单元被访间，则可能该单元邻近的单元也可能被再次访问，因为程序存在着循环，空间局部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访间。这是因为，程序中大部分指令是顺序存储、顺序执行的。高速缓冲技术就是利用程序的局部性原理，把程序中正在使用的部分存放在一个高速的容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而使程序的执行速度大大提高。4简述层次存储系统中快表的组成及作用。答：快表的组成：当前最常用的页表信息存放在一个小容量的告诉存储器。作用：由于程序在执行过程中具有局部性的特点，因此对页表的访问并不完全随机，在元段时间内，对页表的访问只是局限在少几个存储器字内，快表的出现，即是为了把访问页表的时间降低到最低限度。5简述中断屏蔽字的作用答：屏蔽字某一位的状态将围城本中断源能否真正发出中断请求信号的必要条件之中，这样就可实现CPU对中断处理的控制，使中断能在系统中合理协调地进行。四、综合题（共40分）1已知X0.0110001211，Y0.1100110210（此处数均为二进制）浮点数阶码用4位移码，尾数用8位补码表示（含符号位）（8分）（1）写出X，Y的浮点数表示（要求格式：数符 阶码 尾数）；（2）计算X+Y要求给出运算过程（舍入采用0舍1入法），并判断是否溢出。解：（1）X0.01100012110.110001210阶码：1000101010尾数：1.1100010X0.0110001211尾数的补码：1.00111110Y0.1100110210阶码：1000100110尾数：0.11001100Y0.1100110210尾数的补码：0.11001100（2）对阶：EEAEB1064。将Y左移四位，尾数 的小数点左移，Y变为1；1010；0000110。尾数求和：补码，无溢出。此时已规格化浮点数，XY浮1；1010；0100100，XY0.101110022。2请写出“1位Booth乘法”6x742的详细执行过程。其中乘法器宽度为4位，要求按照：执行周期、被乘数、部分积格式写出执行过程；并画出电路示意图（8分）解：电路示意图：补码一位乘法（Booth算法）6补0110；7补0111；6补1010；3有一个全相联Cache系统，Cache由4个块构成，CPU送出的主存地址流序列为：2，12，9，12，2，8，7，5分别给出先进先出替换算法和最近最少使用替换算法的相应地址分配和操作。（8分）先进先出替换算法最近最少使用替换算法解：先进先出替换算法最近最少使用替换算法4设有一台计算机，其指令长度为16位，指令格式如下：该指令的功能是（R）（R）OP（M/（D）其中OP为操作码，占5位；第一操作数R为寄存器直接寻址，第二操作数由M和D共同决定寻址方式（M为寻址方式，D为形式地址）且规定如下：M000，为立即寻址，D为立即数M001，为相对寻址，D为位移量；M010，为基址寻址，D为位移量；M011，为寄存器间接寻址，D为寄存器号；假定要执行的指令为加法指令（AD（D），存放在002000单元中，D的值为02，该指令执行前存储器内容如图1所示；通用寄存器组、变址寄存器和基址寄存器内容如图2所示。问：当M分别为以下几种情况时，该指令执行后，结果是什么?（要求写出计算过程）（8分）（1）当M000时，结果是什么?放在哪个寄存器中?（2）当M001时，结果是什么?放在哪个寄存器中?（3）当M010时，结果是什么?放在哪个寄存器中?（4）当M011时，结果是什么?放在哪个寄存器中?图1存储器内容图2寄存器内容解：首先根据内容图可知存储字长为8位，因此，当一条指令取指完成后，PC应自加1。（P（C）002002H，由指令可知R编号为001H，故（R）002004H。1M000时，002002H02HR1002006H存储到R1中。2M001时，EA（P（C）D002002H02H002004H操作数为E（002004H）001150H计算结果Sum（R1）E002004H001150H003154H，故存放到R1中。3M010时，EA（BR）D002006H操作数为E（002006H）001250H计算结果Sum（R1）E003254H，故存放到R1中。4M011时，EA（R（D）（R2）004004H操作数为E（004004H）002016H计算结果Sum（R1）E002004H002016H00401AH，故存放到R1中。5用增量方式和断定方式结合法为下图所示的微指令序列安排微地址。（8分）要求：（1）给出微指令格式并指出微地址至少多少位?（2）给出转移控制条件定义（3）给出具体微指令的微地址安排解：（1）微命令字段，转移控制字段，转移地址字段；3位（2）控制字段占一位，当为0时顺序执行下一条，当为1时按照操作码条件转移。（3）五、设计题（共20分）某计算机机器字长为8位，系统通用寄存器2个。指令采用变长指令格式，指令长为12字（816位），其中第一字为操作码和寻址特征，第二字为立即数（Imm）或偏移量，指令第一字的位1为指令长度标识，位1内容为0表示单字长指令，位1内容为1表示双字长指令（如图1所示）图1指令格式指令长度现有二操作数指令三条，操作数寻址定义见图2。其中第2位为第一操作数，来源于通用寄存器，内容为0表示R0；内容为1表示R1；第0，1位表示第二操作数，寻址编码见表1；第3位表示目的操作数，内容为0表示结果存在第一操作数位置，内容为1表示结果存在第二操作数位置。图2指令格式操作数定义表1寻址方式编码系统部分数据通路结构如图3所示，在图3中所用控制信号为1时表示有效，为0时表示无效。图3数据通路现有三条指令：（1）（2）（3）请分别给出此三条指令的指令流程，并画出能执行此三条指令的控制信号状态转换图解：（1）取指（P（C）MARM（MAR）MDR（P（C）1PC（MDR）IRPCoutMARinM（MAR）MDRinPC1PCinMDRoutIRin 取数（R0）AR0outAin 加法运算（A）（R（A）ACRAoutAWAWACin 存数（A（C）R0ACoutR0in（2）取指（P（C）MARM（MAR）MDR（P（C）1PC（MDR）IR 移数（MDR）R1（3）取指（P（C）MARM（MAR）MDR（P（C）1PC（MDR）IR 取数（R1）AMDRMARM（MAR）MDR 减法运算（MDR）（A）AC 存数（A（C）R12014年北京科技大学869计算机组成原理考研真题2014年北京科技大学869计算机组成原理考研真题及答案详解一、填空（满分40分，每题2分）1存储程序原理是指_，它是_型计算机体系结构的核心思想。先将程序存储在内存储器，然后按照顺序执行；冯诺依曼【答案】考察冯诺依曼机的基本特点【解析】2设浮点数长16位，高8位是阶码，含1位阶符，低8位是尾数，含1位数符，阶码和尾数均用补码表示，基值（底）为2，尾数为规格化、无隐藏位，机器数为FC60H的十进制真值是_，十进制真值128的规格化浮点编码是_（16进制助记形式）。3/64；FD58H【答案】考察浮点数的表示。有两个角度，一个是将真值转换成浮点数，另一个是将浮点数转换成真值，本题两者均有考察。【解析】首先将FC60H转换成二进制，表示为（1111 1100 0110 0000），按照题目给定的规则进行解释，即为（1，111 1100；0.110 0000），接下来分别计算尾数和阶码的真值，易知尾数真值为0.75，阶码真值为4；则浮点数所表述的数是0751/163/64。对于第二问，首先转换为二进制形式，即为0.0001011格化后表示为0.101100023进制表示为（1，111 1101；0.101 1000），十六进制表示为FD58H。3已知x补x0.x1x2xn，则x_。x0，x1x2xn1【答案】考察相反数补码的关系。只需要连同符号位在内依次取反，末位加1即可得相反数的补码形式。【解析】4设机器数长8位，定点小数，最高位是符号位，23/128的原码是_，35/64的补码是_。0.0011001；1.0111010【答案】考察小数的二进制转换。【解析】5若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于_的位数，而精度取决于_的位数。阶码；尾数【答案】考察浮点数表示范围和精度的影响因素。【解析】6半导体随机读写存储器包指_和_，前者的速度比后者快，但集成度不如后者高。SRAM；DRAM【答案】考察随机读写存储器的分类。【解析】7储系统中，CPU能直接访问_和_，但不能直接访问磁盘和光盘。高速缓冲存储器；内存储器【答案】考察存储器层次结构。【解析】8设主存储器容量为64K32位，则CPU中用做主存接口的寄存器MAR的位数是_，MBR的位数是_16；32【答案】9中断周期前的CPU工作周期是_，中断周期后的CPU工作周期是_执行周期；取指周期【答案】考察CPU指令执行周期的划分。【解析】10 移码表示法主要用于表示_，以利于在加减运算的_操作中比较大小。浮点数的阶码；对阶【答案】考察对IEEE754标准的理解。【解析】11 某机指令字长24位，定长操作码，共能完成129种操作，采用单地址格式可直接寻址的范围是_，采用二地址格式指令，可直接寻址范围是_。02161；0281【答案】要求操作码能表示129种操作，则需要8bit来表示操作码。【解析】那么，在单地址格式下，可以有16bit来表示地址，可直接寻址的范围是02161；在二进制格式条件下，可以有8bit来表示地址，可直接寻址范围是0281。12 用74181和74182组成64位多重进位运算器，则需_片74181和_片74182。16；5【答案】考察多重进位器的构成。74181是4位并行加法器，74182是先行进位芯片。【解析】13 寄存器间接寻址方式中，操作数存放在_，寄存器中存放的是_。主存储器；有效地址【答案】考察寻址方法。寄存器间接寻址中，操作数存放在主存储器中，寄存器中存放的是有效地址。【解析】14 CPU从_取出一条指令并执行这条指令的时间称为_。主存储器；指令周期【答案】根据存储程序原理，CPU从存储器取出指令并执行，整个时间称为指令周期。【解析】15 微程序中的微指令是指_。同时发出的控制信号所执行的一组微操作【答案】考察微程序控制器。同时发出的控制信号所执行的一组微操作称为微指令。【解析】16 当前正在执行的指令保存在CPU的_寄存器中，运算结果如溢出、为负、为零等状态标志保存在CPU的_寄存器中。指令；程序状态寄存器【答案】考察寄存器的分工【解析】17 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为200aH，要求转移到2002H，则该转移指令第二子节内容为_。F6H【答案】考察相对寻址的运算过程。200a2x2002，解出xa补码表示为FFF6。【解析】18 为运算器构造的简单性，运算方法中常采用_加减法、_乘除法或补码乘除法。补码；原码【答案】考察机器数算术运算。注意原码实现乘除法比补码简单。【解析】19 组合逻辑控制器的基本思想是：某一微操作控制信号是_译码输出，_ 信号和各种状态信号的逻辑函数。操作码；节拍（时序）【答案】考察硬布线控制器的控制逻辑函数【解析】20 组合逻辑控制器所采用的三级时序是指_、_和脉冲等三级。周期；节拍【答案】考察计算机的时序结构【解析】二、选择（满分30分，每题1分）1个8位的二进制整数，若采用补码表示，且由3个和5个T组成，则最小值为（）A127B32C125D3C【答案】利用补码和移码的关系来解题【解析】2下列数中最大的数是（）A（10011001）2B（227）8C（98）16D（152）10A【答案】考察进制运算。依次计算ABC四个选项的值，显然均转换为2进制计算量最小。【解析】A：10011001B：10010111C：10011000D：100110003若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（）A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数C【答案】考察补码的规格化规则。【解析】4假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（）A11001011B11010110C11001001D11000001C【答案】采用偶校验是指校验位和数据位里包含的1的总数是偶数【解析】5计算机的存储器采用分级方式是为了（）A减少主机箱的体积B解决容量、速度、价格三者之间的矛盾C存储大量数据方便D操作方便B【答案】考察存储体系的目的。【解析】6下面所述不正确的是（）ARAM可随机存取信息，掉电后信息丢失B访问RAM时，访问时间与单元的物理位置无关C内存中存储的信息均是不可改变的D随机存储器和只读存储器可统一编址C【答案】考察RAM。【解析】7某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是（）A4MB3MC2MD1MC【答案】半字编址，则存储字长是16bit，寻址空间为2M【解析】8在定点二进制运算器中、减法运算一般通过（）来实现。A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器D【答案】考察机器数加减法运算的实现。【解析】9在向下生成的堆栈中，如果入栈指令PUSH X的操作定义为：SP（SP）1，M（SP）M（X），则出栈指令POPX应定义为（）ASP（SP），M（X）M（SP）BSP（SP）1，M（X）MSP）CM（X）M（SP），SP（SP）1DM（X）M（SP），SP（SP）1C【答案】考察堆栈的操作【解析】10 以下四种类型指令中，执行时间最长的是（）ARR型BRS型CSS型DSR型C【答案】考察指令与访存的关系。【解析】11 微程序控制器中，机器指令与微指令的关系是（）A每一条机器指令由一条微指令来执行B每一条机器指令由一段微指令编写的微程序来解释执行C每一条机器指令组成的程序可由一条微指令来执行D一条微指令由若干条机器指令组成B【答案】考察机器指令与微指令的关系，注意联系微指令、微命令、微程序、机器令【解析】12 从控制存储器中读取一条微指令并执行相应操作的吋间叫（）ACPU周期B微周期C时钟周期D机器周期B【答案】考察计算机中周期的概念。【解析】13 挂接在总线上的多个部件（）A只能分时向总线发送数据，并只能分时从总线接收数据B只能分时向总线发送数据，但可同时从总线接收数据C可同时向总线发送数据，并同时从总线接收数据D可同时向总线发送数据，但只能分时从总线接收数据B【答案】考察总线的工作方式。【解析】14 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（）A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式C【答案】一般采用隐含寻址方式【解析】15 同步控制是（）A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式C【答案】考察同步控制的概念。【解析】16 为了便于实现多级中断，保存现场信息最有效的办法是采用（）A通用寄存器B堆栈C存储器D外存B【答案】考察多级中断的硬件要求【解析】17下面浮点运算器的描述中正确的句子是（）A尾数部件只进行乘法和除法运算B阶码部件可实现加、减、乘、除四种运算C阶码部件只进行阶码相加、相减和比较操作D尾数部件只进行乘法和减法运算C【答案】考察浮点数的运算过程。【解析】18 在定点数运算中产生溢出的原因是（）A运算过程中最高位产生了进位或借位B参加运算的操作数超出了机器表示的范围C寄存器的位数太少，不得不舍弃最低有效位D运算的结果超出了机器的表示范围D【答案】考察机器数溢出的含义【解析】19 在浮点数加減法的对阶过程中（）A将被加（减）数的阶码向加（减）数的阶码看齐B将加（减）数的阶码向被加（诚）数的阶码看齐C将较大的阶码向较小的阶码看齐D将较小的阶码向较大的阶码看齐D【答案】考察浮点数对阶操作。【解析】20 四片74181和1片74812器件相配合，具有如下进位传递功能（）A串行进位B组内先行进位，组间先行进位C组内先行进位，组间串行进位D组内串行进位，组间先行进位B【答案】74181是4位并行加法器，并行进位，74182是先行进位芯片【解析】21 指令系统采用不同寻址方式的目的是（）A实现存贮程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可直接访问外存D提供扩展操作码的可能并降低指令译码的难度B【答案】考察设计多种寻址方式的目的。【解析】22 系统总线地址的功能是（）A选择主存单元地址B选择进行信息传输的设备C选择外存地址D指定主存和I/O设备接口电路的地址D【答案】系统总线包含有三种不同功能的总线，即数据总线DB、地址总线AB和控制总线CB。【解析】23 算术右移指令执行的操作是（）A：符号位填0，并顺次右移1位，最低位移至进位标志位B符号位不变，并顺次右移1位，最低位移至进位标志位C进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D符号位填1，并顺次右移1位，最低位移至进位标志位B【答案】考察算术右移运算的操作。【解析】24 某寄存器中的值有时是地址，因此只有计算机的（）才能识别它。A译码器B判断程序C指令D时序信号D【答案】该寄存器是存储器数据寄存器。【解析】25 在虚拟存贮器中，当程序正在执行时，由（）完成地址映射。A程序员B编译器C装入程序D操作系统D【答案】装入程序是指可处理所有的与指定的基地址或起始地址有关的可重定位的地址的程序。但是，装入程序一般作为操作系统的后台服出现，因此选D。【解析】26 周期挪用方式常用于（）方式的输入/输出中。A DMAB中断C程序传送D通道A【答案】考察DMA的基本概念。【解析】27 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（）A节约元件B运算速度快C物理器件的性能决定D信息处理方便C【答案】这是物理器件决定的，现在使用的依然是电路通断两种状态。【解析】28 下列叙述中正确的是（）A只有I/O指令可以访问I/O设备。B在统一编址下，不能直接访问I/O设备C访问存储器的指令一定不能访问I/O设备D在具有专门I/O指令的计算机中，I/O设备才可以单独编址D【答案】考察统一编址与独立编址。【解析】29 在各种I/O方式中，中断方式的特点是（）ACPU与外设串行工作，传送与主程序串行工作BCPU与外设并行工作，传送与主程序串行工作CCPU与外设串行工作，传送与主程序并行工作DCPU与外设并行工作，传送与主程序并行工作B【答案】考察中断的特点。【解析】30 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有（）位。A4B12C15D26B【答案】考察微指令编码。234312【解析】三、简答题（满分30分，每题5分）1什么是软件与硬件的逻辑等效性，并举出两个实例。解：在逻辑功能上，既可以用硬件实现，也可以用软件实现。比如浮点数加法，既可以用专门的硬件电路，也可以用软件实现。比如乘法也是一样。2画出微程序控制器的构成框图，并说明各部分的功能。解：如图所示。3某四位加法器的四位进位信号分别为C4、C3、C2、C1，低位来的信号为C0，请分别按下述两种方式写出C4、C3、C2、C1的逻辑表达式。（1）串行进位方式（2）并行进位方式解：（1）C1A1B1（A1B1）C0或C1G1P1C0；C2A2B2（A2B2）C1或C2G2P2C1；CnAnBn（AnBn）Cn1或CnGnPnCn1；（2）C1G1P1C0；C2G2P2C1G2P2G1P1C0；C3G3P3C2G3P3G2P3P2G1P3P2P1C0；C4G4P4C3G4P4G3P4P3G2P4P3P2G1P4P3P2P1C0；4当指令系统和数据通路结构确定后，给岀组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。解：（1）步骤1）画出指令流程图。根据CPU数据通路和指令功能，排列出每条指令的微操作控制程序。在不影响逻辑正确的原则下，尽量把共性的操作安排在相同的控制时序阶段中。2）编排微操作时序表。根据指令流程图分解各操作为微操作，按时间段列出机器应进行的微操作。3）对微操作时序进行逻辑综合化简。4）电路实现。（2）比较组合逻辑控制器和微程序控制器的特点。组合逻辑控制器，其控制单元是由门电路组成的复杂树形网络。其优点是速度快；缺点是结构不规整，使得设计、调试、维修较困难，不易实现设计自动化。微程序控制器采取存储逻辑来实现，也就是把微操作信号代码化，使每条机器指令转化为一段微程序存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。其优点是设计规整，调试、维修以及更改、扩充指令方便；缺点是执行速度慢。5以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。解：（1）以打印机输出为例说明中断的全过程。首先，启动打印机。当打印机准备就绪时，通过打印机接口向CPU发出中断请求；CPU满足中断条件时则允许，该中断级别为最高级，且在一条指令执行完毕的条件下，则响应中断，即暂停当前程序的执行，关中断，至少要保存PC PSW并将中断处理程序入口地址送入PC，进入中断处理程序，进一步保存断点执行输出指令，把要打印的数据送给打印机接口进行打印，在适当的时候开放中断，恢复断点，并返回被中断的程序。（2）比较中断方式和DMA方式的特点。1）中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾，不占用CPU的任何资源。2）对中断的响应只能发生在每条指令执行完毕时；而对DMA请求的响应可以发生在每个机器周期结束时。3）中断传送过程需要CPU的开预；而DMA传送过程不需要CPU的干预，故数据传送速率非常高，适合于高速外设的成组数据传送。4）DMA请求的优先级高于中断请求。5）中断方式具有对异常事件的处理能力；而DMA方式仅局限于完成传送信息块的I/O操作。6比较 Cache和虚拟存储器，说明它们的相似点与不同。解：（1）相似点。1）最终目标都是为了提供系统性能。两者都有容量、速度、价格不同的两个区域。2）都有大地址、小地址的映像和变换乃至用到替换算法、更新策略等问题。3）根据局部性原理应用“快速缓存的思想”，将相对活跃的信息放在相对高速的部件。（2）不同点1）追求性能目标不同。Cache解决系统速度，虚拟存储器解决系统容量。2）透明度不同。Cache全由硬件管理，对所有程序员透明；虚拟存储器由硬件和OS共同管理，对应用程序员透明。3）地址空间和地址不同。Cache有两个和两种；而虚拟存储器有三个和三种，且失效时需转成磁盘地址。4）不命中对性能影响不同。因为速度，硬盘/主存约10万倍，主存/Cache约10倍。四、综合题（共50分）1（6分）（1）定点补码加减运算溢出判断的三种方法是什么?分别列出逻辑表达式并加以说明。2）已知机器字长8位，x0.0111100，y0.1100100，求x补，x补，y补，y补，xy?xy?要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。答：（1）溢出判断方法：采用一个符号位当XsYs0，Ss1时正溢当XsYs1，Ss0时负溢溢出判断条件：OVRXsYsSsXsYsSs（XsSs）（YsSs）逻辑图：采用进位位两数运算时，产生的进位为Cs，C1，C2，Cn，其中Cs为符号进位，C1为最小值位进位。两正数相加，当最高有效位产生进位（C11），而符号位不产生进位（Cs0）时，发生正溢；而两负数相加，当最高有效位不产生进位（C10），而符号位产生进位（Cs1）时，发生正溢；溢出判断条件：OVRCsC1CsC1CsC1逻辑图：采用变形补码（双符号补码）一个符号位只能表示正、负两种情况，当发生溢出时，符号位的含义就回发生混乱。如果将符号位扩展成两位（Ss1和Ss2），其所能表示的信息量将随之扩大，既能检测是否溢出，又能指出结果的符号。在双符号位的情况下，把左边的符号位Ss1叫做真符