EMC设计标准规范专业资料.doc

印制电路板电磁兼容性设计规范引言本人结合自己在军队参加电磁兼容设计工作实践，空军系统关于电子对抗进行两次培训（雷达系统防雷、电子信息防泄露）及入司后参加706所杨继深主讲EMC培训、701所周开基主讲EMC培训、自己在地方电磁兼容实验室参加EMC整治工作体验、特别是国际IEEE委员刊登关于EMC关于文章、与地方同行交流体会，并结合公司实验状况，对印制电路板电磁兼容性设计进行了一下小结，但愿对印制电路板设计有所作用。需要提示注意是：总结中只是提供了某些最基本结论，对详细频率信号走线长度计算、应考虑谐波频率、波长、电路板级屏蔽、屏蔽体腔设计、屏蔽体孔径大小、数目、进出导线解决、截止导波管直径、长度计算及静电防护，雷电防护等知识没有进行描述。或许有些结论不一定对的，还需各位指正，本人将不胜感谢。一、 元器件布局印刷电路板进行EMC设计时，一方面要考虑布局，PCB工程师必要和构造工程师、EMC工程师一起协调进行，做到两者兼顾，才干达到事半倍。一方面要考虑印刷电路板构造尺寸大小，考虑如何对器件进行布置。如果器件分布很散，器件之间传播线也许会很长，印制线路长，阻抗增长，抗噪声能力下降，成本也会增长。如果器件分布过于集中，则散热不好，且邻近线条易受耦合、串扰。因而依照电路功能单元，对电路所有元器件进行总体布局。同步考虑到电磁兼容性、热分布、敏感器件和非敏感器件、I/O接口、复位电路、时钟系统等因素。普通来说，整体布局时应遵守如下基本原则：1、当线路板上同步存在高、中、低速电路时，应当按逻辑速度分割：布置迅速、中速和低速逻辑电路时，高速器件（快逻辑、时钟振荡器等) 应安放在接近连接器范畴内，减少天线效应、低速逻辑和存储器,应安放在远离连接器范畴内。这样对共阻抗耦合、辐射和交扰减小都是有利。2、在单面板或双面板中，如果电源线走线很长，应每隔3000mil对地加去耦合电容，电容取值为10uF1000pF，滤除电源线上高频噪声。3、在单面板和双面板中，滤波电容走线应先经滤波电容滤波，再到器件管脚，使电源电压先通过滤波再给IC供电，并且IC回馈给电源噪声也会被电容先滤掉。至于去耦电容安放位置要依照实际状况来定，并不是绝对放在电源正极处，也也许放在电源负极处，原则上保证接地阻抗最小。4、时钟线、总线、射频线等强辐射信号线远离接口外出信号线至少1000mil，避免强辐射信号线上干扰耦合到外出信号线上向外辐射，晶体、晶振、继电器、开关电源等均为强辐射器件布局时应着重考虑。5、滤波器（滤波电路）输入、输出信号线不能互相平行、交叉走线，避免滤波先后走线直接噪声耦合。6、对于始端串联匹配电阻，应接近其信号输出端放置，即驱动源放置。7、为IC滤波各滤波电容应尽量接近芯片供电管脚放置，减少高频回路面积，从而减少辐射。8、在PCB板上，接口电路滤波、防护以及隔离器件应当接近接口放置，并且遵循先防护后滤波原则。9、线路板电源输入口滤波电路应接近接口放置。10、当接口电路采用隔离方式进行滤波设计时，其RC、LC电路应采用如下布局，且隔离区其她层不容许有其她走线。11、接近PCB板边沿4mm以内不容许放置元器件。12、按照电路信号流向安排各个功能电路单元位置，使布局便于信号流通，并使信号尽量保持一致方向，信号走线最短、不产生回流。13、以每个功能电路核心元件为中心，环绕它来进行布局。元器件应均匀、整洁、紧凑地排列在PCB上，尽量减少和缩短各元器件之间引线和连线。14、高频工作电路，要考虑元器件之间分布参数。普通电路应尽量使元器件同一方向排列。15、尽量缩短高频元器件之间参数，减少它们分布参数和互相间电磁干扰。易受干扰器件不要互相挨得太近，输入和输出元件应尽量远离。16、元器件位置应按电源电压、数字及模仿电路、速度快慢、电流大小等进行分组，以免互相干扰。依照元器件位置可以拟定印制板连接器各个引脚安排。所有连接器应安排在印制板一侧，尽量避免从两侧引出电缆，减少共模辐射。17、高频滤波电容必要放在每个IC电源引脚附近，减少对地回路，且规定每个电源引脚放一种高频小电容。18、存在较大电流变化单元电路或器件（如电源模块I/O，电扇及继电器）附近应放置储能电容和高频滤波电容。二、 印制板布线在印制板布线时，应先拟定元器件在板上位置，然后布置地线、电源线，再安排高速信号线，最后考虑低速信号线。应先布地线，这条规则很重要，地线最佳布成网状布置。 （1）电源线：在考虑安全条件下，电源线应尽量接近地线，以减小差模辐射环面积，也有助于减小电路交扰。（2）时钟线、信号线和地线位置：信号线与地线距离应较近，形成环面积较小，时钟线两边应尽量进行包地线解决，防止时钟信号对其她信号串扰，且包地线要也许多打地过孔与地平面相连，减少接地阻抗，防止地线成为一种发射天线。时钟线包地解决（3）时钟线和信号线尽量不要换层走线，如确因实际状况需换层时，在走线过孔处，需打地过孔。时钟线过孔处、信号线过孔处打地过孔（3）时钟线、总线、射频线等核心信号走线和其她同层平行走线应满足3W原则。（4）应避免印制电路板导线不持续性：迹线宽度不要突变 导线不要突然拐角，信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等状况。导线不要突然拐角迹线宽度不要突变GND晶振R强烈EMI源（5）输入输出线应尽量避免相邻长距离平等，减少输入输出间串扰（差分线除外）。（6）电路板上滤波器（滤波电路）下方不要有其她无关信号走线。（7）晶振走线尽量接近IC，且在时钟线两边进行包地解决，时钟接地脚与CPU接地脚应同层直接接近连接，减少晶振接地回路。时钟线线宽至少10mil,护送地线线宽至少20 mil。时钟晶振下最佳露出地铜皮，增长电容耦合。（8）核心信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）普通都是强辐射源或敏感信号线，尽量接近地平面布线，使其信号回路面积减少，减少其辐射强度或提高抗干扰能力。（9）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平行走线，确因实际状况需平行走线，应用地线隔开。（10）核心信号线距参照地平面边沿3H（H为线距离参照平面高度），特别是电源走线（11）模仿信号高低电平信号线要分别走在地层两侧或电源两侧。（12）差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应有其她走线。当确因实际状况要打过孔时，应同步打过孔，且不能相距太远。（13）核心信号线走线不要跨分区走线，如一定要跨分区走线，则在走线附近采用桥接方式，使信号形成完整回路。（14）布线时应把回流面积最小化作为最高原则（14）电源平面应相对于其相邻地平面内缩20H，当因构造限制时，也应保证5H（15）信号线和地址线走线应避免形成地排或地沟三、 电源EMC设计电源方面EMC设计不但仅涉及开关电源EMC设计，还涉及数字电路、模仿电路方面电源EMC设计。开关电源方面EMC设计重要涉及电源前端共模滤波器、差模滤波器设计、开关变压器缓冲回路参数设计、开关管和迅速二极管吸取回路设计、开关变压器屏蔽设计等项目。重要依照详细产品来进行详细设计。模仿电路和数字电路电源某些EMC设计是非常重要一种某些，重要涉及BULK去耦电容选取、IC去耦电容选取、整体去耦电容选取、磁珠选取、滤波方式选取等。电源开关交流回路、整流器交流回路包括高幅梯形电流，这些电流中谐波含量成分很高，其频率远不不大于开关基频，峰值幅值可高达持续输入/输出直流电流幅度五倍，过渡时间普通为50ns，这两个回路最容易产生电磁干扰。因而应优先布好这些回路，每个回路中三种重要器件：滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行设立，调节元器件位置使它们之间电流回路途径尽量短。开关电源布线规则为：1、所有传送交流信号引线要尽量短而宽。2、尽量地减少环路面积，以抑制开关电源辐射干扰。3、依照印刷线路板电流大小，尽量地加粗电源线宽度，减少环路电阻。4、电源线、地线走线与电流方向一致，增长抗噪声能力。开关电源地线设计规则为：1、普通选取单点接地：输入滤波电容公共端应是其他接地点耦合到大电流交流地唯一连接点，同一级电路接地点应尽量接近，且本级电路滤波电容应接在该级接地点上，重要是考虑电路各某些回流到地电流是变化。2、尽量加粗接地线：地线宽度最佳是地线宽度比电源线宽，如有也许接地线宽度不不大于3mm，也可以用大面积铜层作为地线用，在印刷板上把没有用上地方都与地相连，作为地线。3、控制芯片接地设计：功率地与信号地最后归为一种地，但功率地与电源地要形成回流，信号地与信号线形成回流，切不可把功率地和信号地混淆，功率地和信号地最后实现单点接地。IC控制地最佳在其她交流电路环路都布置好后再放置，控制地要通过一特定点连接到主电源地，减少检测某些、误差放大器和敏感输入端之间连接而引入噪声。四、数字电路EMC设计数字电路EMC设计重要涉及有源器件选取、时钟电路EMC设计、数据总线和地址总线EMC设计、阻抗匹配和接地反弹设计、总线驱动器滤波设计等。一方面应注意器件选取：应优先选用器件上升沿平滑器件。高速数字器件布线易产生振铃。该振铃普通体现为谐波发射。普通解决办法是在高速数据线上串一种阻尼电阻或串一种磁珠。90%EMI是由于10%核心电路引起，因而布线时要特别关注核心电路布线。核心电路重要有时钟电路、高速数据总线、地址总线、复位线、中继线、控制线等，布线时应优先布好这些核心线路。高速数据电路接地设计为:普通采用多点接地，减少接地阻抗。高速数据电路电源设计为：电路板入口处电源去耦：大多数电路板电源入口处去耦涉及一种大去耦电解电容并一到两个小高频去耦电容，重要作用是为数字电路提供再充电，同步减少高频噪声。器件去耦：任何钟控器件（除微解决器外），必要在电源引脚加高速电容去耦，如果提供了各种电源和地线管脚都必要加去耦电容。高速数据电路布线规则为：（1）时钟线、信号和地线位置：信号线与地线距离应较近，形成环面积较小，时钟线两边应尽量进行包地线解决，防止时钟信号对其她信号串扰，且包地线要也许多打地过孔与地平面相连，减少接地阻抗，防止地线成为一种发射天线。（2）按逻辑速度分割：当需要在电路板上布置迅速、中速和低速逻辑电路时，高速器件（快逻辑、时钟振荡器等) 应安放在接近连接器范畴内，减少天线效应、低速逻辑和存储器,应安放在远离连接器范畴内。这样对共阻抗耦合、辐射和交扰减小都是有利。（3）应避免印制电路板导线不持续性：迹线宽度不要突变 导线不要突然拐角（4）输入输出线不要紧靠时钟线或振荡器线、电源线等电磁热线，也不要紧靠复位线、中断线、控制线等敏感信号线，应尽量避免相邻长距离平等，减少输入输出间串扰（差分线除外）。（5）信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等状况。（6）晶振走线尽量接近IC，且在时钟线两边进行包地解决，时钟接地脚与CPU接地脚应同层直接接近连接，减少晶振接地回路。时钟线线宽至少10mil,护送地线线宽至少20 mil。（7）核心信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）普通都是强辐射源或敏感信号线，尽量接近地平面布线，使其信号回路面积减少，减少其辐射强度或提高抗干扰能力。（8）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平等走线，确因实际状况需平行走线，应用地线隔开。（9）时钟线和信号线尽量不要换层走线，如确顺实际状况需换层时，在走线过孔处，需打地过孔。（10）差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应有其她走线。（11）核心信号线走线不要跨分区走线，如一定要跨分区走线，则在走线附近采用桥接方式，使信号形成完整回路。（12）金属外壳接地器件如晶振，应在其投影面顶层上铺接地铀皮，目是通过金属外壳与接地铜皮之间分布电容来抑制其对外辐射和提高抗干扰能力。五、模仿电路EMC设计模仿电路EMC设计重要考虑EMS，由于模仿器件对产品抗干扰非常敏感，因而模仿电路重要是在必要端口加防护器件，抑制外来电子干扰。惯用防护器件有滤波器件、磁珠、瞬态抑制二极管、共模扼流圈、隔离变压器等。模仿电路工作在低频状态下，任何mv级电压变化都会引起工作状态变化，因而模仿电路EMC设计重要考虑EMS，对这些敏捷电路单点接地是最佳接地方式，接地重要目是防止来自其她噪声元件如数字电路、开关电源、继电器大接地电流争用敏感模仿地线。接地环路必要避开一切敏感低频模仿电路。对数模混合电路，其接地方式最佳不要进行地分割。当前芯片发展迅速，大某些芯片中数字电路和模仿电路皆有，对于这种状况，最佳将数字地与模仿地混合，而在布局上将模仿某些外围器件集中放置，远离干扰源。六、接口电路EMC设计接口电路EMC设计涉及接口电路滤波电路设计和接口电路防护设计。接口电路滤波设计目是减小系统通过接口及电缆对外产生辐射，抑制外界辐射和传导噪声对整机系统干扰；接口防护电路设计目是使电路可以承受一定过电压、过电流冲击。接口滤波电路和防护电路设计应遵循下面基本设计原则：1、滤波和防护电路对接口信号质量影响满足规定。2、滤波和防护电路应依照实际需要设计，不能简朴拷贝。3、需要同步进行滤波电路和防护电路时，应保证先防护后滤波原则。4、接口芯片，涉及相应滤波、防护、隔离器件等，应尽量沿信号流方向成直线放置在接口连接器处。5、接口信号滤波、防护、隔离器件等尽量接近接口连接器处，相应信号连接线必要尽量短（符合工艺规定条件下最短距离）。6、接口变压器要就近放置在连接器附近，普通在相应接口连接器3cm以内。7、模仿信号接口和数字信号接口、低速逻辑信号接口和高速逻辑信号接口等（以敏感和干扰发射限度来区别），它们之间要间隔一定距离放置。当连接器之间存在互相干扰也许时，必要采用隔离、屏蔽等办法。8、同一接口连接器里存在不同类型信号时，必要用地针隔离这些信号，特别是对于某些比较敏感信号。9、接口信号线走线线宽应始终一致。对于高速信号线，如果走线有需要弯曲地方，则应采用圆弧平滑地弯曲走线。10、禁止在差分线和信号回线之间走其她信号线，差分对线相应部份应平行、就近、同层走线，且走线长度尽量一致。11、当接口信号线较长（从驱动、接受器到接口连接器超过2.5cm），应按传播线布线办法，使走线满足规定特性阻抗。12、所有信号走线不能跨平面走线，除非已通过隔离滤波器。13、接口信号连接器建议选用带屏蔽外壳连接器，特别是高频信号连接器。14、连接器金属外壳应与机壳保持良好电持续性，对于可以360度环绕连接器，则必要360度环绕连接，并且普通连接阻抗要不大于1m 。15、对于不能进行0360 度环绕连接连接器，则建议采用外壳四周有向上簧片连接器，并且簧片必要有足够尺寸和性能（弹性），以保持与机壳间有良好电连接。16、滤波连接器对产品EMC性能往往有很大协助，但其成本比较高，普通在采用板内滤波、电缆屏蔽等办法能解决问题状况下，就不采用滤波连接器。17、屏蔽线屏蔽层要尽量与接插件外壳保持360度连接。对于做不到这一点接口，普通有其她相应办法，来保证接口EMC性能。18、接口信号线和接口芯片，必要遵守供应厂商或原则规定进行阻抗匹配、滤波、隔离、防护等。七、构造EMC设计构造EMC设计涉及底板、机壳和设备内部走线几种情形。底板和机壳是为控制设备或功能单元中无用信号通路提供屏蔽最有效办法，因而电子产品底板和机壳最佳采用金属构造或采用内部镀金属塑料构造。构造缝隙必要尽量减少构造不持续性，以便控制来自底板和机壳进出泄漏辐射。提高缝隙屏蔽效果构造办法涉及增长缝隙深度、减少缝隙长度，在接合处加导电衬垫，在接缝处涂导电涂料，缩短螺钉间距等办法。构造开口方向应与磁力线方向一致，如果垂直磁力线方向则会产生切断磁力线，使磁阻增长，屏蔽效果变差。设备内部走线混乱则对非屏蔽电子设备来讲，设计屏蔽、滤波电路、接地办法应不会起到应有作用。内部走线太乱，不但传播高、低电平信号之间互相骚扰，也给后期采用屏蔽、滤波、接地等补救办法带来不便。设备内部走线基本原则为：1、机箱内各种裸露走线要尽量短。2、传播不同电平信号导线分组捆扎，数字电路和模仿电路信号线应分组捆扎，并保持恰当距离，减少导线互相影响。3、对产品中用来传递信号扁平电缆，应采用地-信号-地-信号-地排列方式，这样可以有效抑制骚扰，增强其抗干扰能力。4、将低频进线和回线绞合在一起，形成双绞线，减少电磁骚扰。5、对拟定辐射骚扰较大导线要加屏蔽办法。6、屏蔽电缆进出屏蔽体必要保证屏蔽层与屏蔽体之间可靠搭接，普通规定360环接，并提供足够低搭接阻抗。7、非屏蔽电缆原则上禁止直接从屏蔽体中出线。特殊状况下容许直接出线，但是规定屏蔽体内侧（或者外侧）电缆长度不得越过80mm，注意这个尺寸涉及PCB上面走线，如果有滤波电路，指滤波电路与屏蔽体之间电缆长度。8、非屏蔽电缆尚有一种特殊解决办法就是：用金属丝网将非屏蔽电缆在屏蔽体内某些缠绕变成局部屏蔽电缆，然后按照屏蔽电缆方式进行解决。需要注意是这种办法也许存在工艺性差，作用有限等缺陷。9、屏蔽电缆尚有一种特殊应用场合，有时系统规定其屏蔽层不得与屏蔽体（事实上就是PGND）连接，典型例子是同轴电缆。这时屏蔽电缆可以按照非屏蔽电缆解决（在屏蔽体一侧长度不得超过80mm），或者采用双层屏蔽电缆。八、接地设计接地一方面必要采用低阻抗设计，相对于其她电气连接线，接地设计中规定接地线尽量粗、短，特别是在印制板设计上普通采用大面积连接。在接地设计中，地环路问题也是要重点考虑问题，但地环回路普通出当前低频场合，大多数状况下采用低阻抗接地通路设计方案来解决此类问题。地环路在高速电路设计中不必要太多关怀，由于这时很难去掉地环路，需要考虑是如何减少地线阻抗，因而数字电路常采用多点接地。但对低频模仿电路及小信号电路，地环路问题又是比较重要，必要减少地环路面积，抑制地环路对低频模仿电路及小信号电路骚扰。在数字电路里，其工作特性不取决于电路中工作频率，而是取决于该电路工作脉冲上升沿和下降沿，因而数字电路产生谐波频带非常宽，且幅度大，因而常采用多点接地减少接地阻抗。由于当前IC器件往往是模仿和数字电路同步存在，因而在设计中往往采用单点和多点混合接地形式。在数字电路中，采用多点接地或大面积接地方式；在模仿电路，采用单接地。事实上，在电路板设计中，上述接地办法可以较好实现；但是在系统设计接地设计中，由于要考虑信号传播质量好坏，此外系统对EMS、安全设计以及相应EMC性能规定使接地变得更为复杂。单点和多点接地是设计人员关怀一种问题。单点接地适合小信号和模仿电路，多点接地适合高频电路设计。由于在小信号和模仿电路设计中，mV级干扰就也许会影响电路性能，单点接地可以控制电流途径，避免地环路形成。而在高频电路中，引线电感和寄生电容都也许是破坏单点接地因素，从而构成大接地阻抗和隐性地环路。因而不少工程师普通将数字地与模仿地分开，但由于印制板限制又不能完全遵循EMC设计原则，导致印制板设计失败。当代科学技术飞速发展，集成芯片发展速度非常快，一种芯片中往往涉及数字电路和模仿电路，如果将数字地和模仿地完全分开，再有经验PCB工程师预计也难实现。为了证明数字地与模仿否能混合，国际IEEE委员Tony Waldron在对某大型影剧院进行EMC整治时，将两个地混合为一种完整地，彻底解决了导线长达20多米麦克风尖叫（hum）问题，当电源合上时整个影剧院悄无声息，在场工程师简直不相信自己耳朵。