EDA课程设计报告5位整数乘法器设计.doc

哈尔滨工业大学（威海）
信息科学与工程学院

EDA课程设计报告

有符号5位整数乘法器设计与制作

指导老师：
学生班级：
学生姓名：
学生学号：

目 录
1.课程设计的性质、目的和任务 3

2.题目要求 3

3.设计步骤 4
3.1整体原理框图： 4
3.2乘法器整体电路原理图： 4
3.3输入模块： 4
3.4运算模块： 5
3.5显示控制模块： 8
3.6显示模块： 9

4.整体仿真 14

5. 调试中遇到的问题及解决的方法 15

6.心得体会 15

7.建议： 15

1.课程设计的性质、目的和任务
创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。
通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。
2.题目要求
设计一个两个5位数相乘的乘法器。用发光二极管显示输入数值，用7段显示器显示十进制结果。乘数和被乘数分两次输入。在输入乘数和被乘数时，要求显示十进制输入数据。输入显示和计算结果显示，采用分时显示方式进行，可参见计算器的显示功能
时钟
结果寄存
累加器
相乘逻辑
移位寄存
移位寄存
被乘数
乘数

3.设计步骤
3.1整体原理框图：
输入模块
运算模块
显示控制模块
显示模块

3.2乘法器整体电路原理图：

3.3输入模块：
模块说明：由 CH,DH控制数据的输入，由SHUJU端输入数据，当CH,DH为0，0时输入被乘数，由输出端A输出，当按下“乘号键CH”即CH,DH为1，0时输入乘数，由输出端B输出，当RESET为0时输出端清零。

VHDL程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY shuru IS
PORT(CH,DH,RESET,CLK:IN STD_LOGIC;
shuju:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
A,B:OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
END shuru;

ARCHITECTURE behave OF shuru IS
BEGIN
PROCESS(CH,DH,shuju,RESET,CLK)
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF RESET='1' THEN
A<="00000";
B<="00000";
ELSE
IF CH='0' AND DH='0' THEN
A<=shuju;
ELSIF CH='1' AND DH='0' THEN
B<=shuju;
ELSE NULL;
END IF;
END IF;
END IF;
END PROCESS;
END behave;
3.4运算模块：
模块说明：分别由AO和BO端接收被乘数和乘数，由CJ端输出带符号位的二进制乘积结果。此模块由三个子模块组成：“数字与符号分离子模块”，“乘法运算子模块”及“数字与符号重组子模块”。

VHDL程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY yunsuan IS
PORT(A0:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
B0:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
CJ:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));
END yunsuan;

ARCHITECTURE BEHAVE OF yunsuan IS
COMPONENT sffl
PORT(A,B:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
FH:OUT STD_LOGIC;
C,D:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END COMPONENT;
COMPONENT MUL
PORT(E,F:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END COMPONENT;
COMPONENT sfcz
PORT(Q:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
FHO:IN STD_LOGIC;
CJO:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));
END COMPONENT;
SIGNAL C1,D1:STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL FHW:STD_LOGIC;
SIGNAL OUT1:STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN
U1:sffl PORT MAP(A=>A0,B=>B0,C=>C1,D=>D1,FH=>FHW);
U2:MUL PORT MAP(E=>C1,F=>D1,Q=>OUT1);
U3:sfcz PORT MAP(Q=>OUT1,FHO=>FHW,CJO=>CJ);
END BEHAVE;

数字与符号分离子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY sffl IS
PORT(A,B:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
FH:OUT STD_LOGIC;
C,D:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END sffl;

ARCHITECTURE behave OF sffl IS
BEGIN
C<=A(3 DOWNTO 0);
D<=B(3 DOWNTO 0);
FH<=A(4) XOR B(4);
END behave;

乘法运算子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY MUL IS
PORT(E,F:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END MUL;

ARCHITECTURE behave OF MUL IS
SIGNAL Q1:STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL Q2:STD_LOGIC_VECTOR(4 DOWNTO 0);
SIGNAL Q3:STD_LOGIC_VECTOR(5 DOWNTO 0);
SIGNAL Q4:STD_LOGIC_VECTOR(6 DOWNTO 0);
SIGNAL FF0:STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL FF1:STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL FF2:STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL FF3:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
FF0<=F(0)&F(0)&F(0)&F(0);
FF1<=F(1)&F(1)&F(1)&F(1);
FF2<=F(2)&F(2)&F(2)&F(2);
FF3<=F(3)&F(3)&F(3)&F(3);
Q1<=E AND FF0;
Q2<=(E AND FF1)&"0";
Q3<=(E AND FF2)&"00";
Q4<=(E AND FF3)&"000";
Q<=Q1+Q2+Q3+Q4;
END behave;

数字与符号重组子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY sfcz IS
PORT(Q:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
FHO:IN STD_LOGIC;
CJO:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));
END sfcz;

ARCHITECTURE behave OF sfcz IS
BEGIN
CJO<=FHO & Q;
END behave;
3.5显示控制模块：
模块说明：当CH,DH为0，0时显示被乘数，当按下“乘号键CH”即CH,DH为1，0时显示乘数，当按下“等号键DH”即CH,DH为1，1时显示乘积。

VHDL程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY xskz IS
PORT(CH:IN STD_LOGIC;
DH:IN STD_LOGIC;
CLK:IN STD_LOGIC;
AIN:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
BIN:IN STD_LOGIC_VECTOR(4 DOWNTO 0);
CJIN:IN STD_LOGIC_VECTOR(8 DOWNTO 0);
shuchu:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));
END xskz;

ARCHITECTURE behave OF xskz IS
BEGIN
PROCESS(CH,DH,CLK)
BEGIN
IF(CLK'EVENT AND CLK='1')THEN

IF(CH='0' AND DH='0')THEN
shuchu<=AIN(4)&"0000"&AIN(3 DOWNTO 0);
ELSIF(CH='1' AND DH='0')THEN
shuchu<=BIN(4)&"0000"&BIN(3 DOWNTO 0);
ELSE
shuchu<=CJIN;
END IF;

END IF;
END PROCESS;
END BEHAVE;
3.6显示模块：
模块说明：由AIN端接收要显示的二进制内容，输出转换成十进制后各位对应的数码管显示代码。此模块由六个子模块组成：“输出数字与符号分离子模块”，“进制转换子模块”，“消零子模块”，“符号位数码管显示子模块”，“数字位数码管显示子模块”和“灭点子模块”。
此模块组成结构如下：

输出数字与符号分离子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY outsffl IS
PORT(AIN:IN STD_LOGIC_VECTOR(8 DOWNTO 0);
fhout:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
shujuout:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END outsffl;

ARCHITECTURE behave OF outsffl IS
SIGNAL B:STD_LOGIC;
BEGIN
B<=AIN(8);
PROCESS(B)
BEGIN
CASE B IS
WHEN'0'=>fhout<="0000";
WHEN'1'=>fhout<="0001";
WHEN OTHERS=>fhout<=NULL;
END CASE;
END PROCESS;
shujuout<=AIN(7 DOWNTO 0);
END behave;

进制转换子模块：
此模块是用来对结果进行二进制到十进制转换的，便于在显示数码管上显示。定义3个变量A1,A2,A3，并赋初值为0，从高到低判断输入的数据A（二进制）的各个位，首先是百位，若大于一百，则A3加1，EJZ减去100；然后是十位，若大于十，则A2加1，EJZ减去10；最后是个位，直接将EJZ剩余值赋值给A1。依次将A1,A2,A3赋值给GOUT,SOUT,BOUT输出。

程序代码如下：
module zhuanhuan(clk,a,bout,sout,gout);
input clk;
input[7:0] a;
output[3:0] bout,sout,gout;
reg[3:0] A1,A2,A3,bout,sout,gout;
reg[7:0] aa;
reg[2:0] num;
always@(posedge clk)
begin
case(num)
0:
begin
aa[7:0]<=a;
num<=1;
A1<=0;
A2<=0;
A3<=0;
end
1:
begin
if(aa>=100)
begin
A3<=A3+1;
aa<=aa-100;
end
else if((aa>=10)&&(aa<100))
begin
A2<=A2+1;
aa<=aa-10;
end
else if((aa>=1)&&(aa<10))
begin
A1<=aa;
aa<=0;
end
else
begin
num<=2;
end
end
2:
begin
gout<=A1;
sout<=A2;
bout<=A3;
num<=0;
end
default:num<=0;
endcase
end
endmodule

消零子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY xiaoling IS
PORT(B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
S:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
G:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
BOUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
SOUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
GOUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END xiaoling;

ARCHITECTURE behave OF xiaoling IS
BEGIN
PROCESS(B,S,G)
BEGIN
IF(B="0000")THEN
IF(S="0000")THEN
IF(G="0000")THEN
BOUT<="1010";
SOUT<="1010";
GOUT<="1010";
ELSE
BOUT<="1010";
SOUT<="1010";
GOUT<=G;
END IF;
ELSE
BOUT<="1010";
SOUT<=S;
GOUT<=G;
END IF;
ELSE
BOUT<=B;
SOUT<=S;
GOUT<=G;
END IF;
END PROCESS;
END behave;

符号位数码管显示子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY fh_led IS
PORT(fh:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
fh_show:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END fh_led;

ARCHITECTURE behave OF fh_led IS
BEGIN
PROCESS(fh)
BEGIN
CASE fh IS
WHEN"0000"=>fh_show<="1111111";
WHEN"0001"=>fh_show<="0111111";
WHEN OTHERS=>fh_show<="0000000";
END CASE;
END PROCESS;
END behave;

数字位数码管显示子模块：

程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY shuzi_led IS
PORT(shuzi:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
shuzi_show:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END shuzi_led;

ARCHITECTURE behave OF shuzi_led IS
BEGIN
PROCESS(shuzi)
BEGIN
CASE shuzi IS
WHEN"0000"=>shuzi_show<="1000000";
WHEN"0001"=>shuzi_show<="1111001";
WHEN"0010"=>shuzi_show<="0100100";
WHEN"0011"=>shuzi_show<="0110000";
WHEN"0100"=>shuzi_show<="0011001";
WHEN"0101"=>shuzi_show<="0010010";
WHEN"0110"=>shuzi_show<="0000010";
WHEN"0111"=>shuzi_show<="1011000";
WHEN"1000"=>shuzi_show<="0000000";
WHEN"1001"=>shuzi_show<="0010000";
WHEN OTHERS=>shuzi_show<="1111111";
END CASE;
END PROCESS;
END behave;

灭点子模块：

4.整体仿真
仿真整体波形如下：

以输入被乘数-9，乘数12，输出乘积-108为例：

5. 调试中遇到的问题及解决的方法
1．在进行整体编译时，出现芯片的逻辑资源不足而无法继续编译的问题。该问题困扰了我很长时间，一开始以为是程序不精简，但后来在同学的提醒下，发现原来在编译时没有设置软件的优化选项，从而导致逻辑资源不足，经设置后问题得以解决。
2．进行仿真时，发现只能显示被乘数和乘积而无法显示乘数，该问题又让我检查了很长时间，后来自己一步步仔细分析查找，终于发现原来是整体电路原理图中一根线不小心连错了，经改正后，显示结果恢复正常。
6.心得体会
短短的3个周的时间用来学习一门语言是比较吃力的，也很难学透。一开始做的时候确实感到无从下手，必须静下心来才能慢慢的一点一点的搞懂。经过和同学的交流认识到应先学软件，再学语言，然后设计题目的实现机构框图，最后软件实现。
经过三周的电子学课程设计，从自己毫无思路到明确设计步骤，从陌生的软件和编程语言到熟练地使用，面对设计过程中出现的各种不曾预料的和困惑不解的问题耐心思考，努力独立解决。不但学习了很多知识，还锻炼了自学能力和独立思考解决问题的能力。
7.建议：
学校应该多开设这样自己动手的实验，提高学生的理论联系实际的能力。另外许多硬件实验我们的设备都是坏的，希望学校能加强监督与维修。