第三章-组合逻辑电路.ppt

第三章第三章 组组合合逻辑电逻辑电路路Chapter 3 Combinational Logic Circuit3.13.1概述概述3.33.3若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路3.43.4组组合合逻辑电逻辑电路中的路中的竞竞争争-冒冒险现险现象象第三章第三章 组组合合逻辑电逻辑电路路数字数字电电子技子技术术3.23.2组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法1.3.13.1概述概述3.1 3.1 概述概述数字数字电电子技子技术术 根据根据逻辑逻辑功能的不同，可把数字功能的不同，可把数字电电路分路分为为组组合合逻逻辑电辑电路路（Combinational Logic Circuit）和）和 时时序序逻辑逻辑电电路路（Sequential Logic Circuit）两大）两大类类。一、一、组组合合逻辑电逻辑电路的特点路的特点 功能上功能上：任意任意时时刻的刻的输输出出仅仅仅仅取决于取决于该时该时刻的刻的输输入入，而与，而与电电路原来的状路原来的状态态无关，即无无关，即无记忆记忆功能。功能。电电路路结结构上构上：只由只由逻辑门组逻辑门组成成，不包含不包含记忆记忆元件元件，输输出和出和输输入之入之间间无反无反馈馈。二、二、逻辑逻辑功能的描述方式功能的描述方式 逻辑逻辑函数表达式函数表达式2.3.1 3.1 概述概述数字数字电电子技子技术术 由框由框图图可知，可知，输输入与入与输输出之出之间间的的逻辑逻辑关系可用一关系可用一组逻辑组逻辑函数表示：函数表示：图图3.1.1 3.1.1 组组合合逻辑电逻辑电路的框路的框图图3.3.1 3.1 概述概述数字数字电电子技子技术术 逻辑电逻辑电路路图图 真真值值表表 卡卡诺图诺图 波形波形图图 语语言描述言描述组组合合逻辑电逻辑电路的其它描述方式路的其它描述方式 4.3.23.2组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术分析和分析和设计设计是一是一对对逆逆过过程。程。3.2.1 组组合合逻辑电逻辑电路的分析方法路的分析方法 所所谓谓“分析分析”，即根据，即根据逻辑电逻辑电路找出路找出电电路的路的逻逻辑辑功能。功能。分析的分析的目的目的：求出：求出逻辑逻辑功能或功能或证证明明给给定的定的逻辑逻辑功能正确与否。功能正确与否。5.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术一、分析步一、分析步骤骤：（1）分）分别别用符号用符号标标注各注各级门级门的的输输出端。出端。（2）从）从输输入端到入端到输输出端逐出端逐级级写出写出输输出出变变量量对输对输入入变变量的量的逻辑逻辑表达式，最后得到表达式，最后得到输输入入变变量表示的量表示的输输出函出函数表达式。数表达式。需要需要时时用卡用卡诺图诺图或公式化或公式化简简法化法化简逻辑简逻辑函函数成最数成最简简形式。形式。（3）列）列真真值值表表。（4）根据真）根据真值值表或函数表达式确定表或函数表达式确定电电路的路的逻辑逻辑功功能。能。有有时时功能功能难难以用以用简练简练的的语语言描述，此言描述，此时时列真列真值值表表即可。即可。6.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术 二、分析二、分析举举例例 【例例1 1】分析分析图图3.2.13.2.1所示所示电电路的路的逻辑逻辑功能。功能。图图3.2.1 3.2.1【例【例1 1】逻辑电逻辑电路路图图表表3 32 21 1【例【例1 1】真】真值值表表7.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术3.2.2 组组合合逻辑电逻辑电路的路的设计设计方法方法 所所谓谓“设计设计”：即根据：即根据给给出的出的实际逻辑问题实际逻辑问题，求出，求出实现实现这这个个逻辑逻辑功能的最功能的最简逻辑电简逻辑电路。路。所所谓谓“最最简简”：是指所用：是指所用器件最少器件最少，器件，器件种种类类最少最少，而，而且器件之且器件之间间的的连线连线也最少也最少。（1）进进行行逻辑逻辑抽象抽象 分析事件的因果关系，确定分析事件的因果关系，确定输输入和入和输输出出变变量；量；定定义逻辑义逻辑状状态态的含意；的含意；根据因果关系列出真根据因果关系列出真值值表；表；一、一、设计设计步步骤骤8.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术【例【例2 2】三人裁判三人裁判举举重比重比赛赛，一个主裁判，两个副裁判。，一个主裁判，两个副裁判。认为认为杠杠铃举铃举上上时时，各裁判按自己前面的，各裁判按自己前面的电键电键（为为1 1），否），否则则不按（不按（为为0 0）；裁判）；裁判结结果用果用红绿红绿灯表示，灯表示，红绿红绿灯均亮（灯均亮（为为1 1）表示）表示“完全完全举举上上”，只，只红红灯亮表示灯亮表示“需研究需研究录录像决定像决定”，其余，其余为为未未举举上。上。（1 1）三个裁判均按下自己的）三个裁判均按下自己的电键电键，红绿红绿灯全亮；灯全亮；（2 2）两个裁判（其中一个）两个裁判（其中一个为为主裁判）按下自己的主裁判）按下自己的电键电键，红绿红绿灯全亮；灯全亮；（3 3）两个副裁判或一个主裁判按下自己的）两个副裁判或一个主裁判按下自己的电键电键，只，只红红灯亮；灯亮；（4 4）其余情况）其余情况红绿红绿灯全灯全灭灭。试试用两用两级级与或与或电电路路实现满实现满足上述四种要求的足上述四种要求的逻辑逻辑控制控制电电路。路。9.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术 （2）根据真）根据真值值表求出最表求出最简逻辑简逻辑表达式；表达式；（3）选选定器件的定器件的类类型型：SSI、MSI或或PLD等；等；（4）根据器件根据器件类类型将型将逻辑逻辑函数函数化化简简或或变换变换成适成适当的形式。当的形式。（5）根据根据(4)得出的函数式得出的函数式画出画出逻辑电逻辑电路路图图。图图3.2.23.2.2【例【例2 2】举举重裁判重裁判电电路路逻辑图逻辑图10.3.2 3.2 组组合合逻辑电逻辑电路的分析和路的分析和设计设计方法方法数字数字电电子技子技术术二、完整二、完整设计举设计举例例【例【例3 3】试试用与非用与非门设计门设计一个将一个将8421-BCD8421-BCD码转换为码转换为余余3 3码码的的码码制制转换电转换电路（路（9999级级国教考国教考题题）。）。11.3.33.3若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路数字数字电电子技子技术术3.3.1 编码编码器（器（EncoderEncoder）“编码编码”：即：即为为了区分一系列不同的事物，将其了区分一系列不同的事物，将其中的每个事物用一个二中的每个事物用一个二值值代代码码表示。表示。编码编码器的器的逻辑逻辑功能：把功能：把输输入的每一个高、低入的每一个高、低电电平平信号信号变变成一个成一个对应对应的二的二进进制代制代码码。目前，一些常用的目前，一些常用的逻辑电逻辑电路已路已经经制成了中、小制成了中、小规规模集成化模集成化电电路路产产品。品。12.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路一、普通一、普通编码编码器（器（Common EncoderCommon Encoder）特点：特点：任何任何时时刻只允刻只允许输许输入一个入一个编码编码信号信号，否，否则则将将发发生混乱。生混乱。3位二位二进进制普通制普通编码编码器示例：器示例：图图3.3.1 33.3.1 3位二位二进进制普通制普通编码编码器框器框图图13.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路表表3-3-1 33-3-1 3位二位二进进制普通制普通编码编码器真器真值值表表14.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路由于普通由于普通编码编码器在任何器在任何时时刻刻 当中当中仅仅有一个有一个取取值为值为1，即只有真，即只有真值值表中所列的表中所列的8种状种状态态，而且它，而且它的（的（）种状）种状态态均均为为约约束束项项。因此，由真。因此，由真值值表表可得到可得到逻辑逻辑式：式：思考思考1：如何用与非如何用与非门实现门实现8421-BCD码码普通普通编码编码器？器？或或门实现门实现与非与非门实现门实现15.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路二、二、优优先先编码编码器（器（Priority EncoderPriority Encoder）特点特点：允允许许同同时输时输入两个以上入两个以上编码编码信号信号。不。不过过在在设计设计优优先先编码编码器器时时已已经经将所有的将所有的输输入信号按入信号按优优先先顺顺序排了序排了队队，当几个当几个输输入信号同入信号同时时出出现时现时，只只对对其中其中优优先先权权最高的一个最高的一个进进行行编码编码。下面以下面以8线线-3线优线优先先编码编码器器74LS148为为例分析例分析优优先先编码编码器的工作原理。器的工作原理。74LS148框框图图（俯（俯视图视图）如下：）如下：图图3.3.2 74LS1483.3.2 74LS148的俯的俯视图视图16.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路图图3.3.3 74LS1483.3.3 74LS148的的逻辑图逻辑图17.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路国国产产半半导导体集成体集成电电路型号命名法路型号命名法C C T T 74LS148 74LS148 E E D D 符合中国符合中国标标准准器件系列及品种代号器件系列及品种代号工作温度范工作温度范围围封装形式封装形式器件器件类类型型T:TTLH:HTLE:ECLC:CMOSM:MemoryE:-4085CC:070CR:-5585CM:-55125CD:陶瓷直插陶瓷直插P:塑料直插塑料直插W:陶瓷扁平陶瓷扁平B:塑料扁平塑料扁平T:金属金属圆圆形形18.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路表表3-3-2 74LS1483-3-2 74LS148功能表功能表19.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路由由逻辑图逻辑图和功能表可知：和功能表可知：（1）为为选选通通输输入端入端，只有在，只有在 （即（即S=1时时）编码编码器才能正常工作；而在器才能正常工作；而在 （即（即S=0时时）所有的所有的输输出端均被封出端均被封锁锁在高在高电电平。且此平。且此时时，输输出出（由功能表第一行体（由功能表第一行体现现）。20.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路（2）为为选选通通输输出端出端，其表达式，其表达式为为：此式表明：只有当所有的此式表明：只有当所有的编码输编码输入端均入端均为为高高电电平（即没有平（即没有编码输编码输入），且入），且S=1（）时时，才才为为低低电电平。平。为为低低电电平表示平表示“电电路工作，但无路工作，但无编码输编码输入入”。（功能表第二行所示）（功能表第二行所示）。21.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路（3）为为扩扩展端展端，用于，用于扩扩展展编码编码功能，其表达功能，其表达式式为为：此式表明：只要任何一个此式表明：只要任何一个编码输编码输入端有低入端有低电电平信号平信号输输入（即有入（即有编码编码信号），且信号），且S=1（即（即 ），），即即为为低低电电平。所以，平。所以，低低电电平平输输出信号表示出信号表示“电电路工作，且有路工作，且有编码输编码输入入”。（功能表第（功能表第310行所示）行所示）。22.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路（4）在）在 ，且有，且有编码输编码输入的工作状入的工作状态态下，允下，允许许 当中同当中同时时有几个有几个输输入端低入端低电电平，且其平，且其中中 优优先先权权最高，最高，优优先先权权最低。最低。【例【例1 1】试试用两片用两片74LS14874LS148接成接成1616线线-4-4线优线优先先编码编码器，将器，将 1616个低个低电电平平输输入信号入信号 编为编为000000001111 1111 1616个个4 4位二位二进进制代制代码码，其中，其中 的的优优先先权权最高，最高，的的优优先先权权最低。最低。接成的接成的电电路路图图如如图图3.3.43.3.4所示：所示：23.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路思考思考2：如何用一片如何用一片74LS148实现实现8421-BCD码优码优先先编码编码器？器？图图3.3.4 3.3.4 用两片用两片74LS14874LS148接成的接成的1616线线4 4线优线优先先编码编码器器逻辑图逻辑图24.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路3.3.2 译码译码器（器（DecoderDecoder）逻辑逻辑功能：将每个功能：将每个输输入的二入的二进进制代制代码对应码对应的的输输出出为为高、高、低低电电平信号平信号。译码译码是是编码编码的反操作。的反操作。常用的常用的译码译码器有器有二二进进制制译码译码器器（binary decoder）、）、二二十十进进制制译码译码器器（binary-coded decimal decoder）、）、显显示示译码译码器器（display decoder）等。）等。一、二一、二进进制制译码译码器（最小器（最小项译码项译码器）器）输输入：一入：一组组二二进进制代制代码码 输输出：一出：一组组与与输输入代入代码码一一一一对应对应的高、低的高、低电电平信号。平信号。25.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路例：例：3位二位二进进制（制（3线线8线线）译码译码器框器框图图如下所示：如下所示：二二进进制制译码译码器可采用二极管与器可采用二极管与门阵门阵列或三极管集列或三极管集成成门电门电路等构成。路等构成。图图3.3.5 3线线8线译码线译码器框器框图图26.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路（1）二极管与）二极管与门阵门阵列列译码译码器器电电路路图图3.3.6 3.3.6 二极管与二极管与门阵门阵列构成的列构成的3 3位二位二进进制制译码译码器器电电路路图图1(3V)1(3V)0(0V)+5V27.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路用二极管与用二极管与门阵门阵列构成的列构成的译码译码器：器：（2）三极管集成）三极管集成门译码门译码器器电电路路 中中规规模（模（MSI）集成）集成电电路通常采用三极管集成路通常采用三极管集成门门（如（如TTL）电电路。路。下面以下面以74LS138 3线线8线译码线译码器器为为例来分析例来分析译码译码器的工作原理：器的工作原理：优优点点：结结构构简单简单缺点缺点：1、电电路的路的输输入入电电阻阻较较低而低而输输出出电电阻阻较较高；高；2、输输出的高、低出的高、低电电平信号平信号发发生偏移（生偏移（0.7V）。）。因此，二极管因此，二极管门阵门阵列列译码译码器通常用于大器通常用于大规规模模（LSI）集成）集成电电路中。路中。28.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路图图3.3.7 74LS1383.3.7 74LS138框框图图及及实实物物图图29.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路表表3-3-3 74LS1383-3-3 74LS138功能表功能表30.&1111111&3-8译码译码器器74xx138内部内部逻辑图逻辑图31.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路74LS138框框图图及其各及其各输输出函数表达式如下：出函数表达式如下：最小最小项译码项译码器器32.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 二、二十二、二十进进制制译码译码器器 逻辑逻辑功能：将功能：将输输入的入的BCD码码的的10个代个代码译码译成成10个个高、低高、低电电平平输输出信号。它属于出信号。它属于码码制制变换译码变换译码器中的一器中的一种。种。4线线10线译码线译码器器74LS42是二十是二十进进制制译码译码器的器的一个典型例子，它将所一个典型例子，它将所输输入的入的8421BCD码码二二进进制代制代码译码译成十成十进进制代制代码码09。74LS42的功能表（真的功能表（真值值表）如下所示：表）如下所示：33.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路表表3-3-4 74LS423-3-4 74LS42功能表功能表34.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路图图3.3.8 74LS423.3.8 74LS42逻辑电逻辑电路路图图74LS42逻辑电逻辑电路路图图及各及各输输出表达式如下所示：出表达式如下所示：思考：如何思考：如何实现实现5421、2421、余、余3码码等等BCD码码的的译码转换译码转换？35.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 三、三、显显示示译码译码器器 逻辑逻辑功能：将数字（功能：将数字（09）、文字、符号（）、文字、符号（AF)等的二等的二进进制代制代码码翻翻译译并并显显示出来的示出来的电电路叫路叫显显示示译码译码器。它包括器。它包括译码译码驱动电驱动电路路和和数数码显码显示器示器两部分。两部分。按按发发光物光物质质分，数分，数码显码显示器可以分示器可以分为为以下四种以下四种类类型：型：1）半）半导导体体显显示器，亦称示器，亦称发发光二极管（光二极管（LED）显显示器；示器；2）荧荧光数字光数字显显示器，如示器，如荧荧光数光数码码管、管、场场效效发发光数字板等；光数字板等；3）液晶数字）液晶数字显显示器，如液晶示器，如液晶显显示器（示器（LCD)、电电泳泳显显示器示器等；等；4）气体放）气体放电显电显示器，如示器，如辉辉光数光数码码管、等离子管、等离子显显示板等。示板等。36.37.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路数数码显码显示示实实物物图图38.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路半半导导体数体数码码管（八段）外形管（八段）外形图图及等效及等效电电路路缺点缺点:工作工作电电流流较较大，每一段工作大，每一段工作电电流在流在10mA左右。左右。优优点点:工作工作电压电压低、体低、体积积小、寿命小、寿命长长、可靠性高，响、可靠性高，响应时应时 间间短（短（），亮度），亮度较较高。高。39.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路LEDLED的的驱动电驱动电路路 既可以用半既可以用半导导体三极管体三极管驱动驱动，也可以用，也可以用TTL与非与非门驱动门驱动。40.数字数字电电子技子技术术3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路有机化合物液晶有机化合物液晶显显示器示器结结构及工作原理（构及工作原理（动态动态散射效散射效应应）缺点缺点:亮度很差，响亮度很差，响应应速度速度较较低（低（10200ms）。）。优优点点:功耗极小功耗极小 ，工作，工作电压电压很低（很低（B（即（即A=1,B=0），），则则 ，所以可用，所以可用 作作为为AB的的输输出信号出信号 。同理可用同理可用 作作为为AB的的输输出信号出信号 。同理可用同理可用A B 作作为为A=B的的输输出信号出信号 。于是，于是，1位数位数值值比比较较器的器的电电路路图图可如下可如下设计设计：图图3.3.23 13.3.23 1位数位数值值比比较较器器逻辑图逻辑图65.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路二、多位数二、多位数值值比比较较器器 在比在比较较两两个多位数的大个多位数的大小小时时，必，必须须自自高而低的逐位高而低的逐位比比较较，而且只，而且只有在高位相等有在高位相等时时，才需比，才需比较较较较低位。低位。下下图图示出示出了了4位比位比较较器器CC14585的的逻辑逻辑图图。66.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 在比在比较较两个两个4位以上的二位以上的二进进制数制数时时，应应将两片以上将两片以上的的CC14585级联级联，组组合成位数更多的比合成位数更多的比较电较电路。路。例：例：试试用两片用两片CC14585组组成一个成一个8位比位比较较器。器。图图3.3.25 3.3.25 将两片将两片CC14585CC14585接成接成8 8位数位数值值比比较较器器67.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 两个二两个二进进制数之制数之间间的算的算术术运算无运算无论论是加、减、乘、除，是加、减、乘、除，目前在数字目前在数字计计算机中都是化算机中都是化为为若干步加法运算加移位若干步加法运算加移位进进行的。行的。因此，加法器是构成算因此，加法器是构成算术术运算器的基本运算器的基本单单元。元。一、一、1 1位加法器位加法器 1、半加器（、半加器（Half Adder）若若不考不考虑虑有来自低位的有来自低位的进进位将两个位将两个1位二位二进进制数相加，制数相加，称称为为半加。半加。实现实现半加运算的半加运算的电电路叫做半加器。路叫做半加器。半加器的真半加器的真值值表、表、逻辑逻辑表达式、表达式、电电路路图图和和惯惯用符号如下用符号如下所示：所示：3.3.6 加法器（加法器（Adder Adder）68.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路表表3-3-9 3-3-9 半加器的真半加器的真值值表表图图3.3.26 3.3.26 半加器的半加器的电电路路图图和和惯惯用用逻辑逻辑符号符号半加器的半加器的逻辑逻辑表达式表达式输输入入输输出出A BS CO0 00 00 11 01 01 01 10 169.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 2、全加器（、全加器（Full Adder）将两个多位二将两个多位二进进制数相加制数相加时时，除了最低位以外，每一位都，除了最低位以外，每一位都应应考考虑虑来来自低位的自低位的进进位，即将两个位，即将两个对应对应的加数和来自低位的的加数和来自低位的进进位位3个数相加。个数相加。这这种种运算称运算称为为全加，所用全加，所用电电路称路称为为全加器。全加器。1位全加器的真位全加器的真值值表、表、逻辑逻辑表达式、表达式、电电路路图图和和惯惯用符号如下所示：用符号如下所示：表表3-3-10 3-3-10 全加器的真全加器的真值值表表全加器的全加器的逻辑逻辑表达式表达式输输入入输输出出CI A B S CO0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 170.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路图图3.3.27 3.3.27 全加器的全加器的电电路路图图和和惯惯用用逻辑逻辑符号符号71.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路二、多位加法器二、多位加法器 1、串行、串行进进位加法器位加法器 原理：依次将低位全加器的原理：依次将低位全加器的进进位位输输出端出端CO接到高接到高位全加器的位全加器的进进位位输输入端入端CI即可构成多位串行加法器。即可构成多位串行加法器。例：例：4位串行位串行进进位加法器位加法器电电路如下：路如下：图图3.3.28 43.3.28 4位串行加法器位串行加法器电电路路应应用用举举例：多人表决例：多人表决电电路。路。72.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 2、超前、超前进进位加法器位加法器 为为了提高运算速度，了提高运算速度，须须减小或消除由于减小或消除由于进进位信号逐位信号逐级级传递传递所耗所耗费费的的时间时间。由于第。由于第i位的位的进进位位输输入信号入信号 一定一定能由能由 和和 唯一确定，所以可唯一确定，所以可先得先得出每一位全加器的出每一位全加器的进进位位输输入信号入信号，而无需再从最低位开始，而无需再从最低位开始向高位逐向高位逐级传递进级传递进位信号了，位信号了，这这就有效的提高了运算速度。就有效的提高了运算速度。采用采用这这种种结结构形式的加法器构形式的加法器为为超前超前进进位（位（Carry-Lookahead）加法器。）加法器。串行串行进进位加法器的位加法器的优优点点：电电路路结结构比构比较简单较简单；缺点缺点：运算速度慢。：运算速度慢。73.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路下下图图示出了示出了4位位超前超前进进位加法位加法器器74LS283的的电电路路图图：图图3.3.29 74LS2833.3.29 74LS283的的逻辑图逻辑图74.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路 由由图图可知，两个加数送到可知，两个加数送到输输入端到完成加法运算只需三入端到完成加法运算只需三级门电级门电路的路的传输时间传输时间，这样这样，运算速度大大提高了运算速度大大提高了，但，但电电路路复复杂杂程度也随之急程度也随之急剧剧上升上升。为扩为扩充相加数的位数，可将多片低位加法器充相加数的位数，可将多片低位加法器级联级联。例：例：4片片74283级联级联成成16位二位二进进制加法制加法电电路的路的电电路路为为：图图3.3.30 742833.3.30 74283级联级联成成1616位二位二进进制加法制加法电电路路75.数字数字电电子技子技术术基基础础3.3 3.3 若干常用中若干常用中规规模模组组合合逻辑电逻辑电路路三、用加法器三、用加法器设计组设计组合合逻辑电逻辑电路路 对对“变变量量变变量量”或或“变变量常量量常量”类类型的型的逻辑逻辑函数用函数用加法器加法器设计设计起来非常起来非常简单简单。例：例：试设计试设计一个代一个代码转换电码转换电路，将路，将BCD代代码码的的8421码转换码转换成余成余3码码。图图3.3.31 3.3.31 用加法器用加法器设计设计的代的代码转换电码转换电路路76.数字数字电电子技子技术术基基础础3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象3.43.4组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象一、一、竞竞争冒争冒险现险现象及成因象及成因 图图3.4.1 3.4.1 竞竞争冒争冒险现险现象象77.数字数字电电子技子技术术基基础础 成因成因：当两个：当两个输输入信号入信号同同时时向相反的向相反的逻辑电逻辑电平跳平跳变变时时（一个从（一个从1变为变为0，一个从，一个从0变为变为1），由于存在，由于存在时时刻上刻上的差异，使两个信号在的差异，使两个信号在 的极短的极短时间时间内同内同时为时为高高电电平平或低或低电电平，从而平，从而产产生尖峰脉冲，不符合生尖峰脉冲，不符合门电门电路路稳态稳态下的下的逻辑逻辑功能，功能，产产生内部噪声。生内部噪声。竞竞争争：门电门电路两个路两个输输入信号同入信号同时时向相反的向相反的逻辑电逻辑电平平跳跳变变（一个从（一个从1变为变为0，一个从，一个从0变为变为1）的）的现现象叫象叫竞竞争争。有有竞竞争不一定争不一定产产生尖峰脉冲。生尖峰脉冲。由于由于竞竞争而在争而在电电路路输输出端可能出端可能产产生尖峰脉冲的生尖峰脉冲的现现象象叫做叫做竞竞争冒争冒险险。3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象78.数字数字电电子技子技术术基基础础3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象二、二、检查竞检查竞争冒争冒险现险现象的方法象的方法 1、可通、可通过逻辑过逻辑函数式判断函数式判断组组合合逻辑电逻辑电路中是否有路中是否有竞竞争冒争冒险险存在。只要存在。只要输输出端的出端的逻辑逻辑函数在一定条件下能化函数在一定条件下能化简简成成 或或 的形式，的形式，则则可判定存在可判定存在竞竞争冒争冒险险（此方法适用于任何瞬（此方法适用于任何瞬间间只可能有一个只可能有一个输输入入变变量量改改变变状状态态的情况）。的情况）。2、用、用计计算机算机辅辅助分析，运行数字助分析，运行数字电电路的模路的模拟拟程序。程序。在在Foundation2.1中演示中演示顺顺序脉冲中的序脉冲中的竞竞争冒争冒险现险现象。象。3、用、用实验检查实验检查。79.数字数字电电子技子技术术基基础础3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象 优优点点：缺点缺点：尖峰脉冲一般都很窄（几十尖峰脉冲一般都很窄（几十ns以内），只要在以内），只要在输输出端出端并接一个很小的并接一个很小的滤滤波波电电容容 （TTL电电路中通常路中通常为为几十几十几百皮法），就足以将尖峰脉冲的幅度削弱至几百皮法），就足以将尖峰脉冲的幅度削弱至门电门电路的路的阈值电压阈值电压以下。以下。例：例：图图3.4.2 3.4.2 接入接入滤滤波波电电容消除容消除竞竞争冒争冒险现险现象象的示意的示意图图简单简单易行。易行。增加了增加了输输出出电压电压波形的上升和下降波形的上升和下降时间时间，使波形，使波形变变坏。坏。三、消除三、消除竞竞争冒争冒险现险现象的方法象的方法 （一）接入（一）接入滤滤波波电电容容80.数字数字电电子技子技术术基基础础3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象（二）引入（二）引入选选通脉冲通脉冲 例：例：优优点点：缺点缺点：图图3.4.3 3.4.3 引入引入选选通脉通脉冲消除冲消除竞竞争冒争冒险现险现象的示意象的示意图图简单简单，不需增加，不需增加电电路元件。路元件。正常的正常的输输出信号也将出信号也将变变成脉冲信号，成脉冲信号，宽宽度与度与选选通脉通脉冲相同，且此冲相同，且此选选通脉冲必通脉冲必须须与与输输入信号同步。入信号同步。81.数字数字电电子技子技术术基基础础3.4 3.4 组组合合逻辑电逻辑电路中的路中的竞竞争冒争冒险现险现象象（三）修改（三）修改逻辑设计逻辑设计 有有时时可用增加冗余可用增加冗余项项的方法消除的方法消除竞竞争冒争冒险现险现象。象。例例：将：将 化成化成 ，可使，可使电电路功能不路功能不变变，而消去，而消去B=C=1时时的的竞竞争冒争冒险现险现象。象。优优点点：运用得当可收到令人：运用得当可收到令人满满意的意的结结果。果。缺点缺点：有利条件并不是任何：有利条件并不是任何时时候都存在，其适用范候都存在，其适用范围围是有限的。是有限的。图图3.4.4 3.4.4 修改修改逻辑设计逻辑设计消除消除竞竞争冒争冒险现险现象的示意象的示意图图82.数字数字电电子技子技术术基基础础本章小本章小结结本章小本章小结结教学内容教学内容基本要求基本要求熟熟练练掌握掌握正确理解正确理解一般了解一般了解组组合合逻辑电逻辑电路的概念和特点路的概念和特点组组合合逻辑电逻辑电路的路的分析方法分析方法组组合合逻辑电逻辑电路的路的设计设计方法方法常用常用组组合合逻辑逻辑部件部件编码编码器器译码译码器器数据数据选择选择器器数据分配器数据分配器数数值值比比较较器器加法器加法器组组合合逻辑电逻辑电路的路的竞竞争冒争冒险险现现象象83.数字数字电电子技子技术术Preview:预习预习Chapter 7 84.习题练习习题练习数字数字电电子技子技术术本章本章习题习题(必做必做)：3.1,3.5,3.10,3.12,3.13,3.16,3.17(1,3),3.18(2,4),3.21,3.22(2,4),3.23R.P.Jain:p187-p190,selective p234-p236,selective85.