计算机组成原理试验参考指导书.doc

实验一 8位算术逻辑运算实验
一、实验目
1、掌握算术逻辑运算器单元ALU（74LS181）工作原理。
2、掌握简朴运算器数据传送通路构成原理。
3、验证算术逻辑运算功能发生器74LSl8l组合功能。
4、按给定数据，完毕实验指引书中算术／逻辑运算。
二、实验内容
1、实验原理
实验中所用运算器数据通路如图1.1所示。其中运算器由两片74LS181以并／串形成8位字长ALU构成。运算器输出通过一种三态门74LS245 （U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0~D7插座BUSl~6中任一种相连，内部数据总线通过LZDO～LZD7显示灯显示；运算器两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0~D7插座EXJl～EXJ3中任一种；参加运算数据来自于8位数据开并KD0~KD7，并通过一三态门74LS245（U51）直接连至外部数据总线EXD0~EXD7，通过数据开关输入数据由LD0~LD7显示。
图1.1中算术逻辑运算功能发生器74LS18l（U3l、U32）功能控制信号S3、S2、Sl、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模仿74LSl8l（U31、U32）功能控制信号S3、S2、S1、S0、CN、M；其他电平控制信号LDDRl、LDDR2、ALUB’、SWB’以手动方式用二进制开关LDDRl、LDDR2、ALUB、SWB来模仿，这几种信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB’、SWB’为低电平有效，LDDRl、LDDR2为高电平有效。
另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关输出端SD相连，按动手动脉冲开关，即可获得实验所需单脉冲。
2、实验接线
本实验用到4个重要模块：
（1）低8位运算器模块
（2）数据输入并显示模块
（3）数据总线显示模块
（4）功能开关模块（借用微地址输入模块）。
依照实验原理详细接线如下：
（1）ALUBUS连EXJ3；
（2）ALU01连BUSl；
（3）SJ2连UJ2；
（4）跳线器J23上T4连SD；
（5）LDDRl、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式)；
（6）AR跳线器拨在左边，同步开关AR拨在“1”电平。
3、实验环节
（1）连接线路，仔细查线无误后，接通电源。
（2）用二进制数码开关KD0～KD7向DRl和DR2寄存器置数。
办法：关闭ALU4输出三态门(ALUB’=1)，启动输入三态门(SWB’=0)，输入脉冲T4按手动脉冲发生按钮产生。设立数据开关详细操作环节图示如下：

LDDR1=1
LDDR2=0
T4=
数据开关置数
开输入三态门
数据存入寄存器DR1
ALUB=1
SWB=0
KD7～KD0
00110101

数据开关置数
开输入三态门
数据存入寄存器DR2
ALUB=1
SWB=0
LDDR1=0
LDDR2=1
T4=

KD7～KD0
01001000

阐明：LDDRl、LDDR2、ALUB’、SWB’四个信号电平由相应开关LDDRl、
LDDR2、ALUB、SWB给出，拨在上面为“1”，拨在下面为“0”，电平值由相应显示灯显示，T4由手动脉冲开关给出。
（3）检查DRl和DR2中存入数据与否对的，运用算术逻辑运算功能发生器74LSl 8l逻辑功能进行验算，即M=1。详细操作如下：关闭数据输入三态门SWB’=1，打开ALU输出三态门ALUB’=0，当置S3、S2、S1、S0、M为11111时，总线批示灯显示DR1中数，而置成10101时总线批示灯显示DR2中数
（4）验证74LSl81算术运算和逻辑运算功能（采用正逻辑）
在给定DRl＝35、DR2=48状况下，变化算术逻辑运算功能发生器功能设立，观测运算器输出，填入实验报告表中，并和理论分析进行比较、验证。
三、实验电路
本实验中使用运算器数据通路如图1.1所示。
四、74LS181功能表
实验中用到运算器74LS181功能表如表1.1所示。

表1.1 运算器74LS181功能表（正逻辑）
4位ALU
S3 S2 S1 S0
Ｍ＝０（算数运算）
Ｍ＝１
（逻辑运算）
Ｃn=1
无进位
Ｃn=0
有进位
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
F=A
F=A+B
F=A+B
F=减1
F=A加（A*B）
F=（A+B）加（A*B）
F=A减B减1
F=（A*B）减1
F=A加A*B
F=A加B
F=（A+B）加A*B
F=A*B减1
F=A加A
F=（A+B）加A
F=（A+B）加A
F=A减1
F=A加1
F=（A+B）加1
F=（A+ B）加1
F=0
F=A加（A*B）加1
F=(A+B)加(A* B)加1
F=A减B
F=（A*B）
F=A加A*B加1
F=A加B加1
F=(A+ B)加A*B加1
F=A*B
F=A加A加1
F=(A+B)加A加1
F=(A+ B)加A加1
F=A
F= A
F=（A+B）
F= A*B
F=0
F= (A*B)
F= B
F=(A⊕B)
F=(A* B)
F= A+B
F= (A⊕B)
F=B
F=A*B
F=1
F=A+B
F=A+B
F=A
其中：“+”表达或运算；“*”表达与运算；“⊕”表达异或运算

图1.1 运算器数据通路

五、实验数据
1、实验数据记录
加数1
DR1
加数2
DR2
S3　S2　 S1　S0
M＝0（算术运算）
M＝1
（逻辑运算）
Cn=1
无进位
Cn=0
有进位

35

48
0　0　0　0
0　0　0　1
0　0　1　0
0　0　1　1
0　1　0　0
0　1　0　1
0　1　1　0
0　1　1　1
1　0　0　0
1　0　0　1
1　0　1　0
1　0　1　1
1　1　0　0
1　1　0　1
1　1　1　0
1　1　1　1
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝

加数1
DR1
加数2
DR2
S3　S2　 S1　S0
M＝0（算术运算）
M＝1
（逻辑运算）
Cn=1
无进位
Cn=0
有进位
35
48
0　0　0　0
0　0　0　1
0　1　0　1
0　1　1　1
1　0　1　1
1　1　0　0
1　1　0　1
1　1　1　1
F＝（35）
F＝（7D）
F＝（B2）
F＝（34）
F＝（FF）
F＝（6A）
F＝（B2）
F＝（34）
F＝（36）
F＝（7E）
F＝（B3）
F＝（35）
F＝（00）
F＝（6B）
F＝（B3）
F＝（35）
F＝（CA）
F＝（82）
F＝（B7）
F＝（35）
F＝（00）
F＝（FF）
F＝（B7）
F＝（35）

2、 理论计算成果

六、思考题
1、在向DR1和DR2寄存器置数时S3、S2、S1、S0、M、Cn如何设立？
2、DR1置数完毕后，如果不关闭控制端，LDDR1会如何？
3．为什么在读取74LS181输出成果时要打开输出三态门控制端ALUB’ ？

实验二 带进位控制8位算术逻辑运算实验
一、实验目
1、验证带进位控制算术逻辑运算发生器74LSl8l功能。
2、按指定数据完毕几种指定算术运算。
二、实验内容
1、实验原理
带进位控制运算器实验原理如图2.1所示，在实验一基本上增长进位控制某些，其中高位74LS181（U31）进位CN4通过门UN4E、UN2C、UN3B进入UN5B输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关输出端SD相连，按动手动脉冲开关，即可获得实验所需单脉冲。AR是电平控制信号（低电平有效），可用于实现带进位控制实验。从图中可以看出，AR必要为“0”电平，D型触发器74LS74（UN5B）时钟端CLK才有脉冲信号输入。才可以将本次运算进位成果CY锁存到进位锁存器74LS74（UN5B）中。
2、实验接线
实验连线(1)～(5)同实验一，详细如下：
（1）ALUBUS~连EXJ3；
（2）ALUO1连BUSl；
（3）SJ2连UJ2；
（4）跳线器J23上T4连SD；
（5）LDDRl、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式)；
（6）AR、299B跳线器拨在左边，同步开关AR拨在“0’’电平，开关299B拨在“1”电平；
（7）J25跳线器拨在右边。
（8）总清开关拨在“1”电平。若总清开关拨在“0”电平，Cy清零。
3、实验环节
（1）仔细查线无误后，接通电源。
（2）用二进制数码开关KDO～KD7向DRl和DR2 寄存器置数。
办法：关闭ALU输出三态门ALUB=1，启动输入三态门SWB=0，输入脉冲T4按手动脉冲发生按钮产生。如果选取参加操作两个数据分别为55H、AAH，将这两个数存入DR1和DR2详细操作环节如下：

LDDR1=1
LDDR2=0
T4=
数据开关置数
开输入三态门
数据存入寄存器DR1
ALUB=1
SWB=0
KD7～KD0
01010101

LDDR1=0
LDDR2=1
T4=
数据开关置数
开输入三态门
数据存入寄存器DR2
ALUB=1
SWB=0
KD7～KD0
10101010

（3）开关ALUB=0，启动输出三态门，开关SWB=1，关闭输入三态门，同步让LDDR1=0，LDDR2=0。
（4）如果本来有进位，CY=1，进位灯亮，但需要清零进位标志时，详细操作办法如下：
u AR信号置为“0”电平，DRl寄存器中数应不大于FF。
u S3、S2、S1、S0、M状态置为0 0 0 0 0。
u 按动手动脉冲发生开关，CY=0，即清进位标志。
注：进位标志批示灯CY亮时，表达进位标志为“1”，有进位；
进位标志批示灯CY灭时，表达进位位为“0”，无进位。
（5）验证带进位运算及进位锁存功能
这里有两种状况：
l 进位标志已清零，即CY=0，进位灯灭。
² 使开关CN=0，再来进行带进位算术运算。例如环节（2）参加运算两个数为55H和AAH，当S3、S2、S1、S0状态为10010，此时输出数据总线显示灯上显示数据为DRl加DR2再加初始进位位“1” （因CN=0），相加成果应为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表达有进位。
² 使开关CN=1，当S3、S2、S1、S0状态为10010，则相加结累ALU=FF，并且不产生进位。
l 本来有进位，即CY=1，进位灯亮。
此时不考虑CN状态，再来进行带进位算术运算。同样环节（2）参加运算两个数为55H和AAH，当S3、S2、S1、S0、M状态为10010，此时输出数据总线显示灯上显示数据为DRl加DR2再加当迈进位标志CY，相加成果同样为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表达有进位。
三、实验电路
带进位控制运算器实验原理电路如图2.1所示。
四、验证两种操作下带进位运算功能实验数据记录
① Cy=0 进位灯灭
DR1
DR2
S3 S2 S1 S0
M=0,CN=0(带进位算术运算)
运算成果
运算后
进位状态
Cy

理论计算
成果

8CH

9FH

0 0 0 0

0 0 0 1

0 1 1 0

1 0 0 1

1 1 0 0

1 1 0 1

② Cy=1 进位灯亮
DR1
DR2
S3 S2 S1 S0
M=0，Cy=1(带进位算术运算)
运算成果
运算后
进位状态
Cy

理论计算
成果

8CH

9FH

0 0 0 0

0 0 0 1

0 1 1 0

1 0 0 1

1 1 0 0

1 1 0 1

五、思考题
1、如何在进位运算操作前对进位标志清零？
2、在进行进位运算操作时，在何种状况下要对进位标志清零？
3、分析硬件电路阐明在什么条件下，才干锁存8位运算后进位标志？

图2.1 带进位控制运算器数据通路

实验三 16位算术逻辑运算实验
一、实验目
1、验证算术逻辑运算功能发生器 74LS18116位运算组合功能。
2、掌握16位运算器数据传送通路构成原理。
3、按规定和给出数据完毕几种指定算术逻辑运算。
二、实验内容
1、实验原理
16位运算器数据通路如图3.1所示，其中运算器由四片74LS181以并／串形成16位字长ALU构成。低8位运算器输出通过一种三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中任一种相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器输出通过一种三态门74LS245（U33’）到ALUO1’插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参加运算四个数据输入端分别由四个锁存器74LS273（U29、U30、U29’、U30）锁存，实验时四个锁存器输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中任一种；参加运算数据源来自于8位数据开并KD0～KD7，并通过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入数据通过LD0～LD7显示。
2、实验接线
本实验需用到6个重要模块：① 低8位运算器模块；② 数据输入并显示模块；③ 数据总线显示模块；④ 功能开关模块（借用微地址输入模块）；⑤ 高8位运算器模；⑥ 高8位（扩展）数据总线显示模块。
依照实验原理详细接线如下（接线①～⑤同实验一）：
① ALUBUS连EXJ3；
② ALUO1连BUS1；
③ SJ2连UJ2；
④ 跳线器J23上T4连SD；
⑤ LDDR1、LDDR2、ALUB、SWB四个跳线器拨至左侧（手动方式）；
⑥ AR跳线器拨至左侧，同步开关AR拨至“1”电平；
⑦ ALUBUS’ 连EXJ2；
⑧ ALUO1’ 连KBUS1；
⑨ 跳线器J19、J25拨至左侧（16位ALU状态）；
⑩ 高8位运算器区跳线器ZI2、CN0、CN4连上短路套。

⑧ ALUO1`连KBUS1；
⑨ 跳线器J19、J25拨至左侧（16位ALU状态）；
⑩ 高8位运算器区跳线器ZI2、CN0、CN4连上短路套。

图3.1 16位运算器数据通路图

3、实验环节
（1）连接线路，仔细查线无误后，接通电源。
（2）用二进制数码开关KD7～KD0向DR1、DR2、DR3、DR4寄存器置数。办法：关闭ALU输出三态门应使ALUB`=1（即开关ALUB=1），启动输入三态门应使SWB`=0（即开关SWB=0），选通哪一种寄存器用相应开关LDDR1～LDDR4（高电平有效），其中LDDR3、LDDR4开关在高8位运算器上部，输入脉冲T4按手动脉冲发生按钮。设立数据开关详细操作环节图示如下：

KD7-D0=11111110
数据开关置数
ALUB=1
SWB=0
开输入三态门
LDDR1=1
LDDR2=0
数据存入寄存器DR1
KD7-D0=00000010
数据开关置数
ALUB=1
SWB=0
开输入三态门
数据存入寄存器DR2
LDDR1=0
LDDR2=1
KD7-D0=00000001
数据开关置数
ALUB=1
SWB=0
开输入三态门
数据存入寄存器DR3
KD7-D0=00000001
数据开关置数
ALUB=1
SWB=0
开输入三态门
数据存入寄存器DR4
LDDR1=0
LDDR2=0
LDDR3=1
LDDR4=0
LDDR2=0
LDDR3=0
LDDR4=1
LDDR1=0
T4=
T4=
T4=
T4=

阐明：LDDR1、LDDR2、ALUB`、SWB`、LDDR3、LDDR4六个信号电平由相应开关LDDR1、LDDR2、ALUB、SWB、LDDR3、LDDR4给出，拨至上面为“1”，拨至下面为“0”，电平值由相应显示灯显示；T4由手动脉冲开关给出。
（3）验证74LS18116位算术运算和逻辑运算功能（采用正逻辑）。
·开关SWB=1，关闭输入三态门；
·开关ALUB=0，打开输出三态门；
·LDDR1～LDDR4四个开关全拨至“0”电平。
阐明：如果要实现16位带进位控制算术逻辑运算，只需在实验二基本上将开关AR=1置成AR=0即可。
·依照表3.1所示内容，置功能开关S3、S2、S1、S0、M、CN变化74LS181算术运算和逻辑运算功能设立，观测运算器输出，将观测成果填入表3.1中，并将理论计算成果写入表3.2中，进行比较验证。

加数1
高位
DR3
加数1
低位
DR1
加数2
高位
DR4
加数2
低位
DR2
S3 S2 S1 S0
M＝0（算术运算）
M＝1
（逻辑运算）
Cn=1
无进位
Cn=0
有进位

01

FE

01
02

0　0　0　0
0　0　0　1
0　0　1　0
0　0　1　1
0　1　0　0
0　1　0　1
0　1　1　0
0　1　1　1
1　0　0　0
1　0　0　1
1　0　1　0
1　0　1　1
1　1　0　0
1　1　0　1
1　1　1　0
1　1　1　1

F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝

F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝

F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝
F＝

表3.1 实验成果

加数1高位 DR3
加数1
低位 DR1
加数2
高位 DR4
加数2
低位 DR2
S3 S2 S1 S0
M＝0（算术运算）
M＝1
（逻辑运算）
Cn=1
无进位
Cn=0
有进位

01

FE

01
02
0　0　0　0
0　0　0　1
0　1　0　1
0　1　1　1
1　0　1　1
1　1　0　0
1　1　0　1
1　1　1　1
F＝( 01FE )
F＝( 01FE )
F＝( 02FA )
F＝( 00FB )
F＝( 0101 )
F＝( 03FC )
F＝( 03FC )
F＝( 01FD )
F＝( 01FF )
F＝( 01FF )
F＝( 02FB )
F＝( 00FC )
F＝( 0102 )
F＝( 03FD )
F＝( 03FD )
F＝( 01FE )
F＝(FE01 )
F＝(FE01 )
F＝(FEFD )
F＝( 00FC )
F＝( 0102 )
F＝( FFFF )
F＝( FFFF )
F＝( 01FE )

表3.2 理论计算成果

注意：本实验做完后，拔掉连线ALUBUS`和ALUO1`，去掉短路套ZI2、CN0、CN4。
三、设计内容
1、若有两个16位二进制数 ：00FFH和2D5AH， 规定通过74LS181运算，计算这两数相与成果。
（1）实现办法

（2）实验环节

（3）实验成果

（4）理论计算成果

2、若有两个16位二进制数 ：1234H和A987H， 规定通过74LS181运算，计算这两数之和。
（1）实现办法
（2）实验成果

（3）理论计算成果

3、若被减数为7C69H和减数为1234H， 规定通过74LS181运算，计算这两数之差。
（1）实现办法

（2）实验成果

（3）两数之差

4、若被减数为1234 H和减数为7C69H， 规定通过74LS181运算，计算这两数之差。和题4成果比较。
（1）实验环节

（2）实验成果

（3）实验成果表达是什么

（4）比较题4和题3成果，并加以阐明。

实验四 移位运算器实验
一、实验目
验证移位控制器组合功能。
二、实验内容
1、实验原理
移位运算实验原理如图4.1所示。本实验使用了一片74LS299（U34）作为移位发生器，其八位输入／输出端引到8芯排座ALUO2，实验时用8芯排线连至数据总线插座BUS4。299B`信号由开关299B提供，控制其使能端，T4为其时钟脉冲，手动方式实验时将T4与手动脉发生器输出端SD相连，即J23跳线器上T4连SD。由信号S0 、S1、M控制其功能状态，详细见表4.1。

图4.1 移位运算实验原理图
表4.1 74LS299功能表

2、实验接线
① ALUO2连BUS4；
② EXJ1连BUS3；
③ SJ2连UJ2；
④ 跳线器ALUB、299B、SWB拨至左侧（手动位置），且开关ALUB拨至“1”电平，299B拨至“0”电平。
⑤ 跳线器J23T4连SD；
⑥ 总清开关拨到“1”位置。
3、实验环节
① 连接实验线路，仔细查线无误后接通电源。
② 置数，详细环节如下：

③ 移位，参照表4.1变化S0、S1、M、299B 状态，按动手动脉冲开关以产生时钟脉冲T4，观测移位成果。KD7-D0=00110101
数据开关置数
SWB=0
开输入三态门
S0=1
S1=1
数据置入移位寄存器
SWB=1
关输入三态门
T4=

四、实验数据记录
1、移位寄存器初始数据为：35H
第1次按动手动脉冲开关，移位寄存器数据为：
第2次按动手动脉冲开关，移位寄存器数据为：
第3次按动手动脉冲开关，移位寄存器数据为：
第4次按动手动脉冲开关，移位寄存器数据为：
2、实验成果登记表

置入移位寄存器数据
进位
Cy
299B S1 S0 M
移位操作
移位后
成果
理论计
算成果

9AH
0

0 0 1 0

1

0

0 0 1 1

1

0

0 1 0 0

1

0

0 1 0 1

1

五、思考题
若移位寄存器存储一种8位数，通过如何移位运算后可使移位寄存器存储数据保持不变？

实验五 存储器实验
一、实验目
掌握静态随机存取存储器RAM工作特性及数据读写办法。
二、实验内容
1、实验原理
主存储器单元电路重要用于存储实验机机器指令，如图5.1所示，它数据总线连到外部数据总线EXD0～EXD7上；它地址总线由地址寄存器单元电路中地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0～LAD7显示，高电平点亮，低电平熄灭；在手动方式下，输入数据由8位数据开关KD0～KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0～EXD7，实验时将外部数据总线EXD0～EXD7用8芯排线连到内部数据总线BUSD0～BUSD7，分时给出地址和数据。它读信号直接接地；它写信号和片选信号由写入方式拟定。该存储器中机器指令读写分手动和自动两种方式。手动方式下，写信号由W/R`提供，片选信号由CE`提供；自动方式下，写信号由控制CPUP1.2提供，片选信号由控制CPUP1.1提供。
由于地址寄存器为8位，故接入6264地址为A0～A7，而高4位A8～A12接地，因此其实际使用容量为256字节。6264有四个控制线：CS1为第一片选线、CS2为第二片选线、OE读出使能线及WE写使能线。其功能如表5.1所示。CS1片选线由CE`控制（相应开关CE）、OE读出使能线直接接地、WE写使能线由W/R`控制（相应开关WE）、CS2直接接+5V。
图5.1中信号线LDAR由开关LDAR提供，手动方式实验时，跳线器LDAR拨至左侧，脉冲信号T3由实验机上时序电路模块TS3提供，实验时只需将J22跳线器连上即可，T3脉冲宽度可调。
2、实验接线
① 总清开关拨到“1”位置。
②MBUS连BUS2；
③EXJ1连BUS3；
④跳线器J22T3连TS3；
⑤跳线器J16SP连H23；
⑥跳线器SWB、CE、WE、LDAR拨至左侧（手动位置）。

图5.1 主存储器单元电路

表5.1 6264功能表
工作
方式
I/O
输入
DI
DO
/OE
/WE
/CS1
非选取
X
HIGH-Z
X
X
H
读出
HIGH-Z
DO
L
H
L
写入
DI
HIGH-Z
H
L
L
写入
DI
HIGH-Z
L
L
L
选取
X
HIGH-Z
H
H
L
3、实验环节
① 连接实验线路，仔细查线无误后接通电源。
② 形成时钟脉冲信号T3。办法如下：在时序电路模块中有两个二进制开关“运营控制”和“运营方式”。将“运营控制”开关置为“运营”状态、“运营方式”开关置为“持续”状态时，按动“运营启动”开关，则T3有持续方波信号输出，此时调节电位器W1，用示波器观测，使T3输出实验规定脉冲信号；本实验中“运营方式”开关置为“单步”状态，每按动一次“启动运营”开关，则T3输出一种正单脉冲，其脉冲宽度与持续方式相似。
③ 向存储器00地址单元中写入数据11，详细操作环节如下：

SWB=0
CE=1
LDAR=1
T3=
数据开关置数
开输入三态门
数据置入地址寄存器
CE=1
SWB=0
SWB=1
KD7～D0=00000000

LDAR=0
SWB=0
0
SWB=0
CE=0
WE=1
LDAR=0
T3=
数据开关置数
开输入三态门
数据置入
存储器RAM
SWB=1
KD7～D0=00010001

如果要对其他地址单元写入内容，办法同上，只是输入地址和内容不同。
④ 读出刚才写入00地址单元内容，观测内容与否与写入一致。详细操作环节如下：

SWB=0
CE=1
LDAR=1
T3=
数据开关置数
开输入三态门
数据置入地址寄存器
CE=1
SWB=0
SWB=1
KD7～D0=00000000

SWB=1
CE=0
LDAR=0
WE=0
数据从存储器读出

三、实验数据记录
1、依照存储器读写原理，填写下表。
控制信号
写地址 写内容 读内容
SWB开关

LDAR 开关

CE 开关 

WE开关 

2、记录向存储器写入数据操作过程。
按照前面简介实验环节向存储器地址为00H， 01H，02H，03H，04H，05H单元分别写入数据：55H，33H，44H，66H，08H，F0H。
3、写出读出存储器单元内容操作过程并记录如下地址单元读出内容。
地址
内容
地址
内容
00000000

00000100

00000001

00000101

00000010

00001000

00000011

00000100

四、依照电路图分析向存储器置数和从存储器读数工作原理。

五、思考题
1、存储器地址是放在哪个芯片中，为什么在输入地址时，控制开关CE=1、 LDAR=1？
2、在读存储器内容时控制信号SWB=1、CE=0、WE=0、LDAR=0含义是什么？

实验六 数据通路实验
一、实验目
1、理解数据通路概念及特性。
2、掌握数据通路传播控制特性。
二、实验内容
1、实验原理
数据通路就是将不同设备，如存储器、输入设备、输出设备、寄存器等连至总线上。这些设备输出都需要三态输出控制，如按照传播规定恰当有序控制它们，便可以实现数据通路传播。实验框图如图6.1所示。

数据总线
数据输入开关
地址寄存器AR
存储器RAM
数码管显示
R0
寄存器

图6.1 数据通路框图
2、实验接线
① REGBUS连EXJ2；
② EXJ1连BUS1，MBUS连BUS2；
③ 跳线器SWB、LDAR、CE、WE拔至左侧（手动位置）；
④ 拔掉跳线器J13，J14，J18，J24，J22，J23。
⑤ 用单芯线连接J13（中间端LDR0）到UJ2最右端，J14（中间端R0B）到UJ2右端第二针，J18（中间端OUTWR）连UJ2右端第三针，J24（中间端LEDB）连UJ2右端第四针，即UA0控制LDR0、UA1控制R0B、UA2控制OUTWR、UA3控制LEDB。
3、实验环节
① 连接实验线路，仔细查线无误后接通电源。
② 初始状态设为：关闭所有三态门（SWB=1，CE=1，R0B=1，LEDB=1），其他控制信号为LDAR=0，LDR0=0，WE=0，OUTWR=1。
③ 送数据63到寄存器R0，数据20送地址寄存器，然后将R0寄存器内数送入存储器，最后将存储器内容输出到LED上显示，详细操作环节如下：
（ 为正脉冲，用开关设立：初始为“0”然后置“1”再置“0” ）

④ 自定数据，按以上环节操作验证。
三、实验数据记录
1、 画出实验过程中数据通路。
2、 记录数据传播过程。
四、依照实验成果分析数据在数据通路中传播过程。
五、思考题
1、 实验环节③中输入两个数据分别表达什么？有什么不同？
2、若不采用输出到数码管上显示，有否办法可验证写入存储器单元内容与否对的。