高精度高摆幅多工位ADC测试系统设计_王于波.pdf

www.ChinaAET.comMicroelectronic Technology微电子技术高精度高摆幅多工位 ADC 测试系统设计*王于波1，胡毅1，关媛1，王琨1，李大猛1，肖鹏程2（1.北京智芯微电子科技有限公司，北京 102200；2.复旦大学专用集成电路与系统国家重点实验室，上海 201203）摘 要：基于 V93000 ATE 设计了一种采用外加电源升压变换模块及可变增益仪器仪表运算放大器，以解决大输入摆幅高精度多工位 ADC 的量产测试需求的测试方案。理论分析和测试验证结果表明，该 ADC 测试系统可分别产生峰峰值超过 29 V 的 Ramp 波和正弦波测试信号，测试信号 SNR 优于 105 dB、THD 优于-103 dB，可以满足 16 bit、10 V甚至以上高输入摆幅多工位 ADC 的大批量量产测试需求。关键词：自动测试设备；A/D 转换器；动态参数测试；ADC 终测中图分类号：TM933 文献标志码：A DOI:10.16157/j.issn.0258-7998.223110中文引用格式：王于波，胡毅，关媛，等.高精度高摆幅多工位 ADC 测试系统设计J.电子技术应用，2023，49(4)：44-51.英文引用格式：Wang Yubo，Hu Yi，Guan Yuan，et al.Design of high precision and high swing multi-site ADC test systemJ.Application of Electronic Technique，2023，49(4)：44-51.Design of high precision and high swing multi-site ADC test systemWang Yubo1，Hu Yi1，Guan Yuan1，Wang Kun1，Li Dameng1，Xiao Pengcheng2(1.Beijing Zhixin Microelectronics Co.，Ltd.，Beijing 102200，China；2.State Key Laboratory of ASIC&System，Fudan University，Shanghai 201203，China)Abstract：Based on V93000 ATE,a test system using external power boost conversion module and programmable gain instrumentation operational amplifier was designed to meet the requirements of mass production of multi-sites ADC with large-swing and high-precision.The theoretical and test results show that the ADC test system can generate 29.4 V ramp and 29.1 V sine wave signals with peak to peak value.The SNR of test signal is better than 105 dB and THD is better than-103 dB,which can meet the test requirements of 16 bit high-precision and 10 V high input swing multi-sites ADC.Key words：ATE；A/D converter；dynamic parametric testing；ADC final test0 引 言电力监控系统依赖于对瞬时电流、电压信号的测量实现电网线路或电力设备运行状态的采集，从而得以对电网运行状态进行实时监控13。这种测量通常是通过模数变换器(ADC)采集电流变压器(CT)和电压变压器(PT)的输出来完成的，而 CT 或 PT 典型的输出为5 V 或10 V4。因此，电力及工业领域高精度 ADC 集成芯片测试通常需要能够满足高达10 V 甚至以上的高摆幅信号进行测试56。而目前主流的自动测试设备(ATE)，其模拟波形发生模块测试信号输出幅度都达不到5 V 的输出范围，更别说高达10 V 甚至以上；另外，ATE 设备通用的 DPS 电源板卡供电范围通常也在7 V 以内。虽然目前 ATE 设备难以满足10 V 甚至以上的高摆幅测试信号输出要求，但市场上已有主流 ATE 系统，如Advantest 公 司 的 V93000、Teradyne 公 司 的 Ultraflex 等SoC 测试系统设备710，功能强大、性能稳定，并已形成一套稳定的测试程序开发流程和成熟规范的市场渠道，设备提供商可对设备的维护提供稳定的支持，从而为集成芯片产品的量产提供稳定保障，避免芯片量产中可能出现的风险。因此，在现有 ATE 系统基础上，通过开发项目所需的外加模块或器件以补充现有 ATE 测试系统性能或成本的不足，同时，又充分利用其强大功能、成熟开发流程、稳定的性能及维护支持，将是一种比较合理的解决方案。本文正是基于这样的需求和思路，为了满足面向智能电网及其他工业应用领域需要高输入摆幅高精度ADC 测 试 信 号 的 需 求，开 发 了 一 套 基 于 现 有 主 流V93000 ATE 测试系统的最大输出信号峰峰值可高达*基 金 项 目：国 家 电 网 有 限 公 司 总 部 管 理 科 技 项 目（5700202041261A-0-0-00）44Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第4期29 V 以上的 ADC 测试系统。1 待测 ADC 及测试系统构成1.1 待测 ADC 及其关键指标待测 ADC 是一款自研的 16 位同步采样 SAR ADC，具有 8 个通道，内置灵活的并行和串行接口，其功能框图如图 1 所示。该 ADC 采用 5 V 单电源供电，当所有通道均以 800 kS/s 的吞吐速率采样时，支持10 V 和5 V真双极性输入范围。表征 ADC 性能的关键技术指标可分为静态参数和动态参数。ADC 静 态(或 线 性)参 数 主 要 包 括 微 分 非 线 性(DNL)、积分非线性(INL)、失调(DC offset)和满幅度增益误差(Gain Error)四个参数，最常见的测试方法是基于Ramp 波的直方图(Histogram)码密度统计方式进行11。其中 DNL、INL、失调 DC offset（或 Zero Error）、增益误差(Gain Error 或 Full Scale Error)定义如下：DNL(i)=Vi+1-V iLSB-1（1）INL(i)=V i-(LSB*i+V 0)LSB（2）Offset Error=V0LSB（3）Gain Error=FSdev-FSnomFSnom（4）ADC 动态(或非线性)参数主要包括信噪比(SNR)、谐 波 失 真(THD)、信 纳 比(SND)和 无 杂 散 动 态 范 围(SFDR)四 个 参 数，最 常 见 的 测 试 方 法 是 基 于 正 弦 波(Sine)测试信号，并经过 FFT 变换到频域获得测试信号的频谱，再根据频谱进行计算从而获得相应的测试参数12-13。其中 SNR、THD、SND、SFDR 定义如下：SNR=20log(VFS_rmsVn)（5）THD=20log(M=2M(VM)2V1)（6）SND=20logi=2nH2iVFS_rms（7）SFDR=20logi=2nH2iVFS_rms（8）根据电路仿真结果，该待测ADC在输入信号为10 V、100 Hz 时，其 SNR 可达 97.61 dB，SFDR 可达-119.64 dB，仿真频谱如图 2 所示，待测 ADC 的 INL 小于0.5 LSB，DNL 小于0.5 LSB，INL、DNL 如图 3 所示。1.2 测试系统构成为了满足高精度大输入摆幅 ADC 集成芯片验证和量产测试的需要，基于 V93000 ATE 设备设计了输出可超过10 V 的高摆幅高精度 ADC 测试信号，以满足这类ADC 集成芯片验证和量产测试需要。整个测试系统的构成如图 4 所示。在图 4 中，通过 V93000 ATE 的电源板卡(DPS)编程输出单 5 V 电源，经过电源升压变换模块 LTM8049 及LDO，将单+5 V 电源变换为15 V 双极性电源输出，给可 变 增 益 放 大 器(VGA)AD8251 供 电，以 便 VGA 将V93000 任意波形发生器(AWG)产生的 ADC 测试信号输出幅度放大到10 V 及以上，然后再将 ADC 测试信号输图 1待测 ADC 功能框图图 2待测 ADC 频谱图图 3待测 ADC 的 INL、DNL45Microelectronic Technology微电子技术www.ChinaAET.com入到被测 ADC 进行模数变换为数字信号输出。被测ADC 的输出经过 V93000 数字通道采集到 ATE 机台内存储，并进行后续的数字信号处理，计算获得被测 ADC 的静 态 和 动 态 参 数，完 成 对 被 测 ADC 的 验 证 或 量 产 测试14。其 中，测 试 信 号 发 生 电 路 由 DCDC 模 块LTM8049、线性稳压器 LDO 及低失真可编程增益放器AD8251 组成，接下来介绍该测试信号发生电路的设计原理。1.2.1 电源升压变换子模块由 于 V93000 ATE 通 用 DPS 模 块，如 目 前 主 流 的DPS64/DPS128 电源板卡，在高电压(HV)模式下，电源输出电压范围为-6 V+15 V；在高电流(HC)模式下，电源输 出 电 压 范 围 为-2.5 V+7 V。很 显 然，直 接 采 用V93000 ATE DPS 板卡输出，难以实现10 V 及以上的信号 ADC 测试信号摆幅。为了实现 ADC 测试信号摆幅达到10 V 及以上，选用 了 基 于 脉 宽 调 制(PWM)DCDC 电 源 变 换 模 块LTM8049，由其将 V93000 ATE 的电源板块 DPS64 输出的单+5 V 电源(也可编程为其他电源幅度输出)变换为双极性18 V 电源输出。由于 LTM8049 是 DCDC 开关电源，设计中选择的开关频率为 1 MHz，直接电源输出具有较大的纹波和噪声。为了满足 16 bit 及以上高精度 ADC 的测试需求，在电源升压变换模块 LTM8049 之后，增加了一级高电源电压抑制比(PSRR)的线性 LDO 稳压器，选用的 LDO 芯片为 LT3032。根据芯片的 datasheet，可实现 60 dB 以上的PSRR，可将 ADC 输出端的开关纹波减少到不足以对LSB 测试产生影响，以保障 ADC 测试具有足够的精度。所以，可变增益放大器供电电源，由 V93000 ATE 系统通过 编 程 控 制 DSP64 输 出 单+5 V 电 源 输 出，经 过LTM8049 变换为18 V 双极性电源，再经过正负电源各一片 LT3032 输出低噪声高线性的15 V 电源，给 VGA放大器供电。1.2.2 低失真可编程增益放大电路图 4 中 V93000 ATE 混 合 信 号 板 卡 AWG 模 块 由V93000 的模拟板卡 MCE 中低频(LF)AWG 实现，其输出信号最大幅度为3.25 V，显然难以满足测试信号摆幅5 V、10 V 的需求。为了满足摆幅达10 V 甚至以上的 ADC 测试需求，需要将 V93000 ATE LF AWG 模块输出信号进行低噪声、低失真放大。为了将 V93000 MCE LF AWG 输出信号摆幅放大到10 V 及以上，同时保证测试输出信号具有高性能、低非线性失真，选择了低失真可变增益仪器放大器 AD8251。可变增益仪器放大器 AD8251 具有数字可编程增益控制功能，输入阻抗达吉欧姆量级，并具有低输出噪声、宽带宽(10 MHz)和低失真特性。AD8251 差分输入对共模噪声及偶次谐波具有很好的抑制。在测试的过程中，分配 V93000 ATE 的两路数字通道控制 A0、A1 引脚，可根据需要灵活设定 AD8251 增益。为了使 AD8251 的输出满足10 V 摆幅要求及实现更好的非线性，AD8251的 供 电 电 源 需 大 于 10 V，设 计 中 选 择 了 15 V 电 源电压。V93000 MCE LF AWG 由 24 bit AWG 构成，可产生SNR 达 110 dB、THD 达-120 dBc1 kHz 高性能测试信号，并以差分形式输出。经过 AD8251 放大到足够测试幅度后输入到被测 ADC 的输入端，由被测 ADC 芯片采样变换为数字信号输出。被测 ADC 芯片的采样时钟信号也由 V93000 数字通道通过测试设置 Pattern 文件产生。进行测试时，V93000 ATE 运行测试 Pattern 文件，一方面给被测 ADC 芯片提供测试时钟及芯片状态设置信息，同时将被测 ADC 芯片输出的数字信号通过数字通道采集到 ATE 机台内部保存，经后续快速傅里叶变换(FFT)及相关算法处理，完成被测 ADC 的验证或量产测试。1.2.3 多工位测试系统结构为了降低量产测试成本，在保证测试程序稳定性的条件下尽可能地缩小单片 ADC 测试时间。而一块 ADC的测试项确定后，其测试时长虽然可以优化，但其优化空间并不是很大。在该项目中，模拟板卡 MCE LF AWG 有 4 路差分输出，电 源 板 卡 DPS 64 也 能 提 供 64 路 输 出，数 字 板 卡PS1600 也有足够的通道。为了充分利用测试机资源，设计了如图 5 所示的多工位测试系统。多工位测试系统可实现多片 ADC 同时并行测试，从而成倍提高测试效率，进而降低测试成本。图 4基于 V93000 ATE 的测试系统46Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第4期该测试系统由 DPS 提供 4 路电源给 DC/DC 进行升压，模拟板卡 MCE LF AWG 提供 4 路差分信号给 PGA进行放大，4 片 PGA 芯片输出的测试芯片供给待测芯片进行测试。最后由测试机的数字采集通道对 4 片待测芯片的输出数据进行采样、处理，最终达到 4 工位 ADC 芯片并行同测的目的。2 测试程序设计Smartest 是 Advantest V93000 系列自带的软件包，可用于多个测试阶段，如晶圆测试、最终测试和组装测试。使用 Smartest 创建的测试程序，可以用于收集生产数据，执行故障分析或系统诊断。在工程或生产中，测试芯片类型主要有:数字、模拟、内存、PMIC、射频、SiP、SoC 等。其 UI 界面如图 6 所示。需要设置的部分主要有：Pin、Level、Timing、Pattern、Analog、Waveform、Routing 等。在 ATE 测试中按其功能分类，可大致分为 DC 参数测 试、AC 参 数 测 试、DFT 测 试、功 能 测 试(Function Test)、模拟和混合信号测试、RF 测试等。Test Method 由标准 API 函数或定制的 C+程序组成，Smartest 软件配套了通用测试方案（Universal Test Method）用于一般性的测试，例如用于 DC 测试的 Continuity、Leakage、Operating Current、Production Iddq 等，用 于 AC 测 试 的 Frequency、Functional Test、Jitter、Shmoo 等。对芯片的特殊需求也能使用用户定制的 C+程序实现。在测试 ADC 的实际过程中，测试流程如图 7 所示。测试项包括芯片引脚的连接性测试、电源开短路测试、输入引脚漏电流测试、Bandgap 修调测试、Ibias 修调测试、OSC 修调测试、E-fuse、功耗测试、ADC 静态性能测试、ADC 动态性能测试。每项测试，根据被测芯片的测试需求对 ATE 进行编程设置。对于多工位的测试系统，通过设置 Smartest 软件的Site-Control 功能，能准确控制需要测试的 ADC 工位。并在测试程序中，设置每工位的对应存储数组就可以实现多工位的同测。ADC 动态性能测试需要设置测试信号波形、信号通路、采样时钟、ADC 输出数据采集、数据处理等。通过对 V93000 的电源板卡、数字板卡、模拟板卡进行配置，在动态测试项中调用以上资源板卡，ADC 接收到由模拟板卡产生的测试信号后，再由数字板卡采集 ADC 输出，对采集的数据进行 FFT 计算处理，最终可得到该 ADC的动态性能参数。而 对 其 他 需 要 定 制 测 试 程 序 的 测 试 项，如 Bandgap15、OSC 修调，能在测试程序的控制下自动完成修调测试，使得芯片测试更加方便快捷。OSC 测试流程如图 8 所示。被测 ADC 使用 9 bit 数据控制 OSC 模块的输出频率，为使输出频率最大可能接近目标频率，在测试程序中采用二分法对 OSC 模块进行修调。假定进行第 i 次测试时，修调编码（Trim Code）为 TCxxxx i 0000，其中 TCxxxx是前 i-1 位，第 i 次测试将第 i 位设置为 1，余下的9-i 位设置为 0，紧接测量 OSC 输出频率。如果测量结果大于目标频率(36 MHz)，将第 i 位设置为 0，第 i+1 位设置为 1。如果测量结果小于目标频率，将第 i 位设置为1，第 i+1 位设置为 1。经过这样 9 个循环操作，可以得到图 7ADC 测试流程图 5多工位测试系统图 6Smartest 软件界面47Microelectronic Technology微电子技术www.ChinaAET.com最终的 OSC 修调编码。3 ADC 测试系统的分析与测试验证3.1 测试信号发生电路噪声性能分析在测试信号发生电路中，由 V93000 ATE 的模拟板卡 MCE LF AWG 产生的测试信号经过可编程仪表放大器 AD8251 放大后直接作为 ADC 的输入。整个系统的噪声性能可由信噪比公式（5）来表示，其中，VFS_rms是测试信号满摆幅的均方根值，Vn是整个电路噪声的均方根值。查询 MCE LF AWG 的数据手册，可以得到：当输出1 kHz，5 Vp-p的 测 试 信 号 时，其 SNR 可 达 110 dB。AD8251 的噪声谱密度小于 40 nV/Hz。由于两者单位的不一致性16，为了获得该测试信号发生电路的总噪声，需要得到 AD8251 的均方根噪声电压。将 AD8251及其外围电路在 Tina-TI 仿真电路中搭建好后，执行噪声分析，可得到其总积分噪声，如图 9 所示。当输入 1 kHz 信号，放大器增益 G=4 时，在 1 MHz 带宽内其总积分噪声收敛于21.4 Vrms，该值便是需要的均方根噪声电压。对 MCE LF AWG 进行设置，输出5 Vp-p的测试信号，其均方根值为：1.768 Vrms。Vsource_FS_rms=Vpp_source22=522Vrms（9）根据 LF AWG 输出信号 SNR 为 110 dB，则其提供的均方根噪声电压为：5.6 Vrms。Vn_source=Vsource_FS_rms10(SNRsource20)=1.768Vrms10(11020)（10）而放大器的均方根噪声为：Vn_amp=21.4 Vrms 忽略其他影响因素，可以获得该测试信号发生电路的总均方根噪声为：31 Vrms。Vn=(Gamp*Vn_source)2+(Vn_amp)2(11)而该测试信号发生电路产生20 Vp-p的测试信号，其均方根电压为7.071 Vrms。最后可根据公式（5）计算得到该 测 试 信 号 发 生 电 路 产 生 的 测 试 信 号 的 SNR 为107.1 dB。3.2 测试信号发生电路非线性性能分析由于信号源产生的测试信号存在一定谐波分量，可编程仪表放大器也存在非线性特性，需要对测试信号发生电路的非线性性能进行理论分析。通常，电路的非线性性能由总谐波失真（THD）来表示。公式（6）中，M 为谐波数，VM为 M 次谐波的有效值，V1为基波的有效值。由 MCE LF AWG 的 数 据 手 册 可 知：输 出 1 kHz、5 Vp-p的测试信号时，其 THD 为-120 dBc。根 据 THD 的 表 达 式 可 以 计 算 出，当 输 入 1 kHz、5 Vp-p信号时，-120 dBc 的 THD，其谐波分量有效值约为1.7 Vrms。经 过 放 大 器 后，将 测 试 信 号 放 大 到20 Vp-p，其总谐波分量的有效值约为6.8 Vrms。查询 AD8251 的数据手册，可以得到，在输入 1 kHz信号，增益 G=4 时，其 SND 可达-105 dBc，则其总谐波Hn及噪声 N 的有效值为39.8 Vrms,其中，总谐波Hn的有效值为 24.8 Vrms,噪声 N 的有效值从前文的分析中得到为31 Vrms，故：Hn2+N2=7.071*(10)-10520（12）由 THD 表达式式（6）可以计算得到测试信号发生电路产生测试信号的 THD 为-109.1dBc。3.3 测试系统的验证为了验证 ADC 测试系统的性能，基于图 4 所示的测试 系 统 设 计 Load Board 硬 件，并 基 于 V93000 ATE 及Keysight MSO7104 示 波 器、Keysight 音 频 信 号 分 析 仪U8903、商用 16 bit SAR ADC 芯片 AD7606B 进行了测试验证。图 8OSC 修调流程图 9总积分噪声48Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第4期为 了 验 证 信 号 发 生 模 块 最 大 输 出 信 号 幅 度，将V93000 MCE LF AWG 输出信号经过可变增益放大器AD8251 放大后输出到 MSO7104 示波器，满幅度输出Ramp 波和正弦波如图 10 所示。从图 10 可以看出，测试信号发生模块满幅度输出信号 Ramp 波信号峰峰值可以达到 29.4 V；为确保没有产生剪切效应的近似满幅度正弦波信号输出，其峰峰值可以达到 29.1 V。除了测试信号输出幅度外，为了验证信号性能，采用 Keysight 音频信号分析仪 U8903 对输出正弦波输出信号信噪比及其各次谐波进行了测试，各次谐波情况如图 11 所示。表 1 为信号发生模块在不同输出频率、近满幅度下的动态性能关键技术指标。其中发射模块 V93000 ATE MCE LF AWG 输 出 带 宽 设 置 为 1.5 kHz，音 频 分 析 仪U8903 输入端信号带宽设置为 20 kHz。从测试结果可以 看 出，在 1 kHz 的 输 出 频 率 下，所 产 生 的 测 试 信 号SNR 可达 107.1dB，其 THD 可达-109 dB，这与理论分析结果相符。在商用芯片 AD7606B 的测试过程中，静态参数测试使 用 Ramp 信 号，为 了 满 足 基 于 Histogram 统 计 特性1720，设置的采样点数超过 200 万点，以保证平均每个量化 step 超过 30 个采样点以上。图 12 为 AD7606B 静态参数 DNL 和 INL 测试曲线，结果显示 DNL 在1 LSB 以内，INL 在2 LSB 以内。动态参数测试使用 Sine信号，图13 为输入信号 1 kHz 情况下的动态参数测试频谱图，AD7606B采样率为200 kS/s。表2列出了在不同信号频率条件下的动态测试结果，与AD7606B规格书基本相符。图 10满幅度输出 Ramp 波和正弦波图 11近似满幅度正弦波信号输出谐波表 1不同输出信号频率下的关键指标(dB)频率100 Hz500 Hz1 kHz1.25 kHz1.5 kHzSNR107.2106.8107.7107.1105.0THD-103.5-106.4-107.4-109.0-109.3SND101.8103.3105.1104.3103.5图 12AD7606B 静态参数 DNL 和 INL 测试图 13AD7606B 动态参数测试频谱图表 2不同频率下 AD7606B 动态参数测试指标(dB)频率100 Hz200 Hz500 Hz800 Hz1 kHz1.25 kHzSNR88.888.788.788.788.788.6THD-100-102.6-101.6-103.8-104.0-104.8SFDR117.7118.1116.8118.1118.3117.349Microelectronic Technology微电子技术www.ChinaAET.com本次自研芯片测试的关键数据如表 3 所示，该测试结果与仿真结果存在一定差距，这是由于仿真结果建立在相对理想条件下，而实际制造过程中会存在诸多非理想因素，导致实际生产的 ADC 芯片产品与仿真结果存在一定的偏差，这也是芯片产品需要进行高精度测试的重要原因。测试程序的稳定性采用 Complex Process Capability（CPK）来衡量，CPK 是现代企业用于表示制程能力的指标，制程能力强才可能生产出质量、可靠性高的产品，CPK 等级评定及处理原则如表 4 所示。为验证该测试系统的稳定性，对选自研芯片进行 50次循环测试进行验证。THD 的 最 小 值 为-99.98，最 大 值 为-98.41，均 值 为-99.2，CPK 为 2.97。50 次测试数据的正态分布情况如图14 所示。SND 的 最 小 值 为 85.77，最 大 值 为 86.02，均 值 为85.9，CPK 为 3.77。50 次测试数据的正态分布情况如图15 所示。SNR 的 最 小 值 为 85.98，最 大 值 为 86.24，均 值 为86.11，CPK 为 2.70。50 次测试数据的正态分布情况如图 16 所示。从以上测试结果可以看出，所开发的测试程序其CPK 值均大于 2.70，CPK 等级为 A+，测试程序具有非常高的稳定性。3.4 测试验证结果与分析根据对 Ramp 波幅度和 16 bit 高性能商用 SAR ADC静 态 参 数 的 实 测 验 证，Ramp 波 最 大 摆 幅 可 以 高 达29.4 V，将静态测试结果对比 AD7606B 规格书对应指标，表明产生的大摆幅 Ramp 波信号，可以满足 16 bit ADC 静态参数指标要求。产生的动态正弦波测试信号，其最大幅度也可到29 V 以上。通过音频信号分析仪 U8903 对发生的信号进行测试验证，测试结果显示，SNR 优于 105 dB，THD优于-103.5 dB。基于对商用高性能的 AD7606B 芯片测试验证，在 1 kHz 输入信号频率条件下可实现 SNR 为88.7 dB，THD 为-104 dB 的测试指标，处于 AD7606B 正常指标范围内。通过对 Ramp 波和不同频率的正弦波测试验证表明，信号发生模块可以满足信号摆幅达10 V、16 bit 高分辨率 ADC 测试的需求。整个测试程序测试时间为 20 s，本项目设计的 Load Board 为多工位测试板，这可以大大减短测试时间，在20 s 内可完成 4 工位芯片同测，降低了测试成本。并且测试结果显示该测试程序 CPK 等级为 A+，表明测试结果稳定可靠。4 结论本文基于 V93000 ATE 设计了一种满足高输入信号摆幅、高分辨率的多工位 ADC 测试系统，可产生最大幅度为 29.4 V 的 Ramp 及 29.1 V 的正弦波 ADC 测试信号，其 SNR 优 于 105 dB、THD 优 于-103.5 dB，可 以 满 足表 4CPK 等级评定及处理原则等级A+ABCDCPK 值1.671.33CPK1.671.0CPK1.330.67CPK1.0CPK0.67处理原则无缺点考虑降低成本状态良好维持现状改进为 A 级制程不良较多制程能力较差图 1450 次循环 THD 正态分布图图 1550 次循环 SND 正态分布图图 1650 次循环 SNR 正态分布图表 3自研 ADC 芯片关键参数SNR/dBSINAD/dBSFDR/dBENOB/bitDNL/LSBINL/LSB仿真97.6197.6111915.90.50.5测试86.1185.910214.12550Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第4期16 bit、10 V 高精度大输入摆幅 ADC 集成芯片量产测试需求，测试系统可满足 4 工位同测，提高了测试效率，降低了测试成本。参考文献 1 于 克 泳,孙 建 军.新 一 代 16 位 8 通 道 同 步 采 样 ADC-AD7606 在智能电网中的应用J.电子产品世界,2010,17(10):63-65.2 Joseph Shtargot.高性能同时采样 ADC 在电力线监控系统中的应用J.电子技术应用,2011,37(1):19-21.3 Lluis Beltran Gil.提高电力线监控应用的系统级性能和可靠性J.电子产品世界,2020,27(9):18-20.4 WALDEN R H.Analog-to-digital converter survey and analysis J.IEEE Journal On Selected Areas in Communication,1999,17(4):539-550.5 王水鱼，王伟.基于 AD7606 的智能电网数据采集系统设计J.微型机与应用,2016,35(22):8-10.6 陈杰，基于 AD7606的电能质量监测终端研究与实现D.济南：山东大学，2014.7 戴强.基于 ATE 多通道射频接收芯片测试研究D.成都：电子科技大学，2018.8 余琨.ATE 测试中抖动对高性能 ADC 测试结果的影响与分析J.电子技术应用,2016,42(7):46-49.9 冯耀莹,杨晓强.基于 ATE 的 8 位超高速 ADC 动态参数测试J.微电子学,2015(3)：413-416.10 涂景怀，杨晓强，闫军山.基于 93000 ATE 的高速高分辨率 ADC 动态参数测试J.微电子学,2013(6)：764-76711 关树创.一种高速 ADC 的自动测试方法J.电测与仪表,1987(2):23-25,29.12 李海涛,阮林波,田耕,等.FFT 方法在 ADC 有效位测试中的应用探讨J.电测与仪表,2013,50(10):14-17,83.13 谭杰,霍夫纳.高速 A/D 转换器动态参数J.电测与仪表,2001(3):31-33,48.14 BURNS M,ROBERTS G W.混合信号集成电路测试与测量M.冯建华,肖钢,等,译，北京:电子工业出版社,2009.15 NING Z H,LE-NIAN H E.A low drift curvature-compensated bandgap reference with trimming resistive circuitJ.Journal of Zhejiang University:Science C,2011,12(8):698-706.16 刘宁,罗康华.ADC 信号链中的放大器噪声分析J.集成电路应用,2018,35(9):66-68.17 DOERNBERG J,LEE H S,HODGES D A.Full-speed testing of A/D convertersJ.IEEE J Solid-State Circuits,1984,SC-19:820-827.18 MAHONEY M V.DSP-based testing of analog and mixed-signal circuitsM.IEEE Computer Society Press,1987.19 JAIN N,AGARWAL N,THINAKARAN R,et al.Low cost dynamic error detection in linearity testing of SAR ADCsC/2017 IEEE International Test Conference(ITC),2017.20 ALEGRIA F A C,DA CRUZ SERRA A M.Overdrive in the ramp histogram test of ADCsJ.IEEE Transactions on Instrumentation and Measurement,2005,54(6):2305-2309.（收稿日期：2022-06-21）作者简介：王于波（1969-），男，硕士，高级工程师，主要研究方向：信号处理与专用集成电路设计、无线通信技术。胡毅（1982-），男，高级工程师，主要研究方向：模拟集成电路设计。关媛（1985-），本科，工程师，主要研究方向：芯片量产测试技术。扫码下载电子文档51