数电复习资料(含答案)期末考试.doc

数电第一章一、 选择题1以下代码中为无权码的为 。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2以下代码中为恒权码的为 。A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3一位十六进制数可以用 位二进制数来表示。A. B. C. D. 164十进制数25用8421BCD码表示为 。A.10 101 B.0010 0101 C.100101 D.101015在一个8位的存储单元中，能够存储的最大无符号整数是 。A.（256）10 B.（127）10 C.（FF）16 D.（255）106与十进制数（53.5）10等值的数或代码为 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)87矩形脉冲信号的参数有 。A.周期 B.占空比 C.脉宽 D.扫描期8与八进制数(47.3)8等值的数为：A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)29. 常用的BCD码有 。A.奇偶校验码 B.格雷码C.8421码D.余三码10与模拟电路相比，数字电路主要的优点有 。A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强二、 判断题（正确打，错误的打）1. 方波的占空比为0.5。（ ）2. 8421码1001比0001大。（ ）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）4格雷码具有任何相邻码只有一位码元不同的特性。（ ）5八进制数（18）8比十进制数（18）10小。（ ）6当传送十进制数5时，在8421奇校验码的校验位上值应为1。（ ）7在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ）8占空比的公式为：q = t w / T，则周期T越大占空比q越小。（ ）9十进制数（9）10比十六进制数（9）16小。（ ）10当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（ ）三、 填空题1. 描述脉冲波形的主要参数有 、 、 、 、 、 、 。2. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 和 来表示。3. 分析数字电路的主要工具是 ，数字电路又称作 。4. 在数字电路中，常用的计数制除十进制外，还有 、 、 。5. 常用的BCD码有 、 、 、 等。常用的可靠性代码有 、 等。 6. （10110010.1011）2=( )8=( )167. ( 35.4)8 =（ ）2 =( )10=( )16=( )8421BCD8. (39.75 )10=（ ）2=( )8=( )169. ( 5E.C)16=（ ）2=( )8=( )10= ( )8421BCD10. ( 0111 1000)8421BCD =（ ）2=( )8=( )10=( )16四、 思考题1在数字系统中为什么要采用二进制？ 2格雷码的特点是什么？为什么说它是可靠性代码？3奇偶校验码的特点是什么？为什么说它是可靠性代码？第一章答案一、选择题1CD 2AB 3C 4B 5CD 6ABCD 7ABC 8AB 9CD 10BCD二、判断题1. 2. 3. 4. 5.6. 7. 8. 9. 10.三、填空题1 幅度、周期、频率、脉宽、上升时间、下降时间、占空比2 时间、幅值、1、03 逻辑代数、逻辑电路4 二进制、八进制、十六进制5 8421BCD码、2421BCD码、5421BCD码、余三码、格雷码、奇偶校验码6 262.54 B2.B7 11101.1 29.5 1D.8 (0010 1001.0101)8 100111.11 47.6 27.C 9 1011110.11 136.6 94.75 (1001 0100.0111 0101)10 1001110 116 78 4E四、思考题1因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。2格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能出现的错误。第二章（选择、判断共20题）一、选择题1. 以下表达式中符合逻辑运算法则的是 。 A.CC=C2 B.1+1=10 C.01 D.A+1=12. 逻辑变量的取值和可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n个变量时，共有 个变量取值组合？ A. n B. 2n C. n2 D. 2n4. 逻辑函数的表示方法中具有唯一性的是 。A .真值表 B.表达式 C.逻辑图 D.卡诺图5.F=A+BD+CDE+D= 。A. B. C. D.6.逻辑函数F= = 。A.B B.A C. D. 7求一个逻辑函数F的对偶式，可将F中的 。A .“”换成“+”，“+”换成“” B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变8A+BC= 。A .A+B B.A+C C.（A+B）（A+C） D.B+C9在何种输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110在何种输入情况下，“或非”运算的结果是逻辑0。 A全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1二、判断题（正确打，错误的打）1 逻辑变量的取值，比大。（ ）。2 异或函数与同或函数在逻辑上互为反函数。（ ）。3若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。4因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ）6若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）7逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）8逻辑函数Y=A+B+C+B已是最简与或表达式。（ ）9因为逻辑表达式A+B +AB=A+B+AB成立，所以A+B= A+B成立。（ ）10对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y= BC+B+C+B=C+B成立。（ ）三、填空题1. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。常用的几种导出的逻辑运算为 、 、 、 、 。2. 逻辑函数的常用表示方法有 、 、 。3. 逻辑代数中与普通代数相似的定律有 、 、 。摩根定律又称为 。4. 逻辑代数的三个重要规则是 、 、 。5逻辑函数F=+B+D的反函数= 。6逻辑函数F=A（B+C）1的对偶函数是 。7添加项公式AB+C+BC=AB+C的对偶式为 。8逻辑函数F=+A+B+C+D= 。9逻辑函数F= 。10已知函数的对偶式为+，则它的原函数为 。四、思考题1. 逻辑代数与普通代数有何异同？2. 逻辑函数的三种表示方法如何相互转换？3. 为什么说逻辑等式都可以用真值表证明？4. 对偶规则有什么用处？第二章答案一、选择题1.D2.ABCD3.D4.AD5.AC6.A7.ACD8.C9.D10.BCD二、判断题1. 2. 3. 4. 5.6. 7. 8. 9 10三、填空题1布尔 与 或 非 与非 或非 与或非 同或 异或2逻辑表达式 真值表 逻辑图3交换律 分配律 结合律 反演定律4代入规则 对偶规则 反演规则5A（C+）6A+BC+0 7（A+B）（+C）（B+C）=（A+B）（+C）81 90 10四、思考题1都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0和1两种，而普通代数不限，且运算符号所代表的意义不同。2通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。3因为真值表具有唯一性。4可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。第三章（选择、判断共20题）一、选择题1. 三态门输出高阻状态时， 是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有 。A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门3以下电路中常用于总线应用的有 。A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门4逻辑表达式Y=AB可以用 实现。A.正或门 B.正非门 C.正与门 D.负或门5TTL电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。A.悬空 B.通过电阻2.7k接电源C.通过电阻2.7k接地 D.通过电阻510接地6对于TTL与非门闲置输入端的处理，可以 。A.接电源 B.通过电阻3k接电源 C.接地 D.与有用输入端并联7要使TTL与非门工作在转折区，可使输入端对地外接电阻RI 。A.RON B.ROFF C.ROFFRIRON D.ROFF8三极管作为开关使用时，要提高开关速度，可 。A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管9CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽10与CT4000系列相对应的国际通用标准型号为 。A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列C.CT74L低功耗系列 D. CT74H高速系列二、判断题（正确打，错误的打）1TTL与非门的多余输入端可以接固定高电平。（ ）2 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）3普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）4两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ ）5CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）6三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）7TTL集电极开路门输出为时由外接电源和电阻提供输出电流。（ ）8一般TTL门电路的输出端可以直接相连，实现线与。（ ）9CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（ ）10TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（ ）三、填空题1. 集电极开路门的英文缩写为 门，工作时必须外加 和 。2OC门称为 门，多个OC门输出端并联到一起可实现 功能。3TTL与非门电压传输特性曲线分为 区、 区、 区、 区。4国产TTL电路 相当于国际SN54/第三章答案一、选择题1ABD 2CD3A4CD5ABC6ABD7C8ACD9ACD10B二、判断题. . . . . 7. 8. 9. 10.三、填空题OC 电源 负载 集电极开路门 线与饱和区 转折区 线性区 截止区CT4000 低功耗肖特基第四章（选择、判断共25题）一、选择题1.N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N2在下列触发器中，有约束条件的是 。 A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F3一个触发器可记录一位二进制代码，它有 个稳态。A.0 B.1 C.2 D.3 E.44存储8位二进制信息要 个触发器。A.2 B.3 C.4 D.85对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.6对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.7对于D触发器，欲使Qn+1=Qn，应使输入D= 。A.0 B.1 C.Q D.8对于JK触发器，若J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T9欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=10欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q11欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=112欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=013欲使D触发器按Qn+1=n工作，应使输入D= 。A.0 B.1 C.Q D.14下列触发器中，克服了空翻现象的有 。A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器15下列触发器中，没有约束条件的是 。A.基本RS触发器B.主从RS触发器 C.同步RS触发器 D.边沿D触发器16描述触发器的逻辑功能的方法有 。A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图17为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=18.边沿式D触发器是一种 稳态电路。A.无 B.单 C.双 D.多二、判断题（正确打，错误的打）1.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）3.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）4主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）5若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（ ）6由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。7对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）三、填空题1触发器有 个稳态，存储8位二进制信息要 个触发器。2一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 且= 的信号。3触发器有两个互补的输出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 ，触发方式为 式或 式的触发器不会出现这种现象。第四章答案一、 选择题1B2C3C4D5BD6AD7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C二、 判断题1. 2. 3. 4. 5.6. 7. 三、 填空题12 8 20 0 3Q=1、=0 Q=0、=1 Q4RS=05空翻 主从式 边沿式第五章（选择、判断共15题）一、选择题1脉冲整形电路有 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器2多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波3 石英晶体多谐振荡器的突出优点是 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4TTL单定时器型号的最后几位数字为 。A.555 B.556 C.7555 D.75565555定时器可以组成 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器6用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 。A.3.33V B.5V C.6.66V D.10V7以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器C.施密特触发D.石英晶体多谐振荡器二、判断题（正确打，错误的打）1.施密特触发器可用于将三角波变换成正弦波。（ ）2.施密特触发器有两个稳态。（ ）3.多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）4.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）5.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（ ）6.单稳态触发器的暂稳态维持时间tW表示，与电路中RC成正比。（ ）7.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。（ ）8.施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）三、 填空题1555定时器的最后数码为555的是 产品，为7555的是 产品。2施密特触发器具有 现象，又称 特性；单稳触发器最重 要的参数为 。3常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。4为了实现高的频率稳定度，常采用 振荡器；单稳态触发器受到外触发时进入 态。第五章答案一、选择题1BC2B3C4A5ABC6B7B二、判断题1 2. 3. 4. 5.6. 7. 8.三、填空题1 TTL CMOS2 回差 电压滞后 脉宽3 多谐振荡器 单稳态触发器 施密特触发器4 石英晶体 暂稳态第六章（选择、判断共25题）一、选择题1下列表达式中不存在竞争冒险的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A2若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 A.1 B.2 C.4 D.164.下列各函数等式中无冒险现象的函数式有 。 A. B. C. D. E.5函数，当变量的取值为 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=06四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。A. B. C. D.7.一个8选一数据选择器的数据输入端有 个。A.1 B.2 C.3 D.4 E.88在下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器9八路数据分配器，其地址输入端有 个。A.1 B.2 C.3 D.4 E.810组合逻辑电路消除竞争冒险的方法有 。A. 修改逻辑设计 B.在输出端接入滤波电容C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰11101键盘的编码器输出 位二进制代码。A.2 B.6 C.7 D.812用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=013以下电路，加适当辅助门电路， 适于实现单输出组合逻辑电路。A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器14用四选一数据选择器实现函数Y=，应使 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=015用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 。A.用与非门，Y= B.用与门，Y=C.用或门，Y= D.用或门，Y=二、判断题（正确打，错误的打）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）2.编码与译码是互逆的过程。（ ）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）4.液晶显示器的优点是功耗极小、工作电压低。（ ）5.液晶显示器可以在完全黑暗的工作环境中使用。（ ）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。（ ）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）8.数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）9.用数据选择器可实现时序逻辑电路。（ ）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）三、 填空题1半导体数码显示器的内部接法有两种形式：共 接法和共 接法。2对于共阳接法的发光二极管数码显示器，应采用 电平驱动的七段显示译码器。3消除竟争冒险的方法有 、 、 第六章答案一、选择题1CD2B3C4D5ACD6A7E8D9C10AB11C12ABC13AB14A15AB二、判断题1 2. 3. 4. 5.6. 7. 8. 9 10三、填空题1阴 阳 2低电平3修改逻辑设计 接入滤第七章（选择、判断共30题）一、选择题1同步计数器和异步计数器比较，同步计数器的显著优点是 。A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。2把一个五进制计数器与一个四进制计数器串联可得 进制计数器。 A.4 B.5 C.9 D.203下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器4. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N5. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N6五个D触发器构成环形计数器，其计数长度为 。A.5 B.10 C.25 D.327同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关8一位8421BCD码计数器至少需要 个触发器。A.3 B.4 C.5 D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。A.2 B.3 C.4 D.8108位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.811用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。A.2 B.6 C.7 D.8 E.1012某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 个触发器。A.10 B.60 C.525 D.3150013某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要 时间。A.10S B.80S C.100S D.800ms14.若用JK触发器来实现特性方程为，则JK端的方程为 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。A.3 B.4 C.5 D.1016若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A.2 B.3 C.4 D.10二、判断题（正确打，错误的打）1同步时序电路由组合电路和存储器两部分组成。（ ）2组合电路不含有记忆功能的器件。（ ）3时序电路不含有记忆功能的器件。（ ）4同步时序电路具有统一的时钟CP控制。（ ）5异步时序电路的各级触发器类型不同。（ ）6环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ）7环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）8计数器的模是指构成计数器的触发器的个数。（ ）9计数器的模是指对输入的计数脉冲的个数。（ ）10D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ）11在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）12把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）13同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ）14利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）三、填空题1寄存器按照功能不同可分为两类： 寄存器和 寄存器。2数字电路按照是否有记忆功能通常可分为两类： 、 。3由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。4时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。第七章答案一、选择题1A2D3C4D5B6A7B8B9B10D11D12A13B14AB15A16C二、判断题1. 2. 3. 4. 5.6. 7. 8. 9. 10.11. 12. 13. 14.三、填空题1. 移位 数码2. 组合逻辑电路 时序逻辑电路3. 44. 同步 异步第八章（选择、判断共20题）一、选择题1一个无符号8位数字量输入的DAC，其分辨率为 位。A.1 B.3 C.4 D.82一个无符号10位数字输入的DAC，其输出电平的级数为 。A.4 B.10 C.1024 D.2103一个无符号4位权电阻DAC，最低位处的电阻为40K，则最高位处电阻为 。A.4K B.5K C.10K D.20K44位倒T型电阻网络DAC的电阻网络的电阻取值有 种。A.1 B.2 C.4 D.85为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是 。A. B. C. 2 D. 26将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 。A.采样 B.量化 C.保持 D.编码7用二进制码表示指定离散电平的过程称为 。A.采样 B.量化 C.保持 D.编码8将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。A.采样 B.量化 C.保持 D.编码9若某ADC取量化单位=，并规定对于输入电压，在0时，认为输入的模拟电压为0V，输出的二进制数为000，则时，输出的二进制数为 。A.001 B.101 C.110 D.11110以下四种转换器， 是A/D转换器且转换速度最高。A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器二、 判断题（正确打，错误的打）1权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ）2D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（ ）3D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ）4D/A转换器的位数越多，转换精度越高。（ ）5A/D转换器的二进制数的位数越多，量化单位越小。（ ）6A/D转换过程中，必然会出现量化误差。（ ）7A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（ ）8一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（ ）9双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（ ）10采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ ）三、 填空题1将模拟信号转换为数字信号，需要经过 、 第八章答案一、 选择题1. D2. CD3. B4. B5. C6. A 7. D8. B9. B10. A二、判断题1. 2. 3. 4. 5.6. 7. 8. 9