ASIC专业课程设计MOS输出级电路设计与Hspice仿真.docx

目 录一背 景 介 绍1二设计要求和任务2三电路原理及设计方法21电阻负载共源级放大器电路原理分析32有源负载共源放大器设计方法5四HSpice软件环境概述71介绍72特点83界面预览8五设计过程10六结果和讨论11七设计心得12八库文件程序附录13一背 景 介 绍ASIC是Application Specific Integrated Circuit英文缩写，在集成电路界被认为是一个为专门目标而设计集成电路。ASIC设计方法和手段经历了几十年发展演变，从最初全手工设计已经发展到现在优异能够全自动实现过程。在集成电路界ASIC被认为是一个为专门目标而设计集成电路。是指应特定用户要求和特定电子系统需要而设计、制造集成电路。ASIC特点是面向特定用户需求，ASIC在批量生产时和通用集成电路相比含有体积更小、功耗更低、可靠性提升、性能提升、保密性增强、成本降低等优点。ASIC分为全定制和半定制。全定制设计需要设计者完成全部电路设计，所以需要大量人力物力，灵活性好但开发效率低下。假如设计较为理想，全定制能够比半定制ASIC芯片运行速度愈加快。半定制使用库里标准逻辑单元（Standard Cell），设计时能够从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存放器、总线等）、存放器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完成，而且设计得较为可靠，设计者能够较方便地完成系统设计。现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash存放单元和其它模块. 这么ASIC常被称为SoC（片上系统）。FPGA是ASIC近亲，通常经过原理图、VHDL对数字系统建模，利用EDA软件仿真、综合，生成基于部分标准库网络表，配置到芯片即可使用。它和ASIC区分是用户不需要介入芯片布局布线和工艺问题，而且能够随时改变其逻辑功效，使用灵活。专用集成电路开发可分为设计、加工和测试三个关键步骤。设计过程包含：功效设计目标是为电路设计做准备，将系统功效用于系统实现，便于按系统、电路、元件等级做层次式设计。逻辑设计结果是给出满足功效块所要求逻辑关系逻辑组成。它是用门级电路或功效模块电路实现，用表、布尔公式或特定语言表示。电路设计目标是确定电路结构（元件联接关系）和元件特征（元件值、晶体管参数），以满足所要求功效电路特征，同时考虑电源电压变动、温度变动和制造误差而引发性能改变。布图设计直接服务于工艺制造。它依据逻辑电路图或电子电路图决定元件、功效模块在芯片上配置，和它们之间连线路径.为节省芯片面积要进行多个方案比较，直到满意。验证是借助计算机辅助设计系统对电路功效、逻辑和版图设计，和考虑实际产品可能出现时延和故障进行分析过程。在模拟分析基础上对设计参数进行修正。为了争取产品一次投片成功，设计工作每一阶段全部要对其结果反复进行比较取优，以取得最好设计结果。设计类型通常可分为全定制设计和半定制设计。前者是按图所表示步骤依次完成设计各个阶段，后者是在设计某个阶段利用已经有结果，进行更有效设计。比如对已含有合理版图结构、经过实际使用证实是实用模块电路进行半定制设计，就可节省布图或制造时间。标准单元法、门阵列法、可编程逻辑阵列法全部是利用模块化电路进行半定制设计常见方法。设计方法和手段经历了几十年发展演变，从最初全手工设计发展到现在优异能够全自动实现过程。这也是近几十年来科学技术，尤其是电子信息技术发展结果。从设计手段演变过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化esda和用户现场可编程器阶段。在计算机辅助设计系统中，以单元电路库、宏单元库形式开发基础单元越丰富，越有利于电路设计。这些库包含基础门、触发器、译码器、微处理器关键电路、ROM、RAM和模拟电路模块等。通常对库单元描述有名称，功效，布尔表示式，逻辑图，电路图，电学参数，版图外框，输入、输出口和版图结构等。二设计要求和任务MOS输出级电路设计和HSPICE仿真1了解MOS输出级电路原理，并搭建电路；2选择元器件种类、数量和参数；3依据电路图，利用HSPICE软件，编写sp文件；4仿真得到增益、带宽等参数，并显示波形。三电路原理及设计方法晶体管只有三个端子。其中两个需要分别用作输入端口和输出端口，余下一个端口接地。依据接地端口，我们可得到三种放大组态，即共源级（CS）、共栅级（CG）和共漏级（CD）。全部晶体管对于小信号全部是跨导gm器件。因为信号通常定义为电压，所以我们利用电阻将输出电流转为电压信号。共源级和共栅级放大器增益高，但共漏级放大器是将高阻抗变换为低阻抗而没有增益缓冲器所谓共源放大器是指输入输出回路中全部包含MOS管源极，即输入信号从MOS管栅极输入，而输出信号从MOS管漏极取出。依据放大器负载不一样，共源放大器能够分为无源负载共源放大器和有源负载共源放大器两种形式。1电阻负载共源级放大器电路原理分析无源负载关键有电阻、电感和电容等，这里只讨论电阻负载共源放大器特征。电阻负载共源（CS）放大器结构图3-1所表示。对于共源放大器，低频交流信号从栅极输入时，其输入阻抗很大，所以在分析时可不考虑输入阻抗影响。 图3-1 电阻负载共源放大器1）直流分析依据KCL定理，由上图可列出其直流工作方程： （3-1）当VGSVth时，MOS管导通，有： （3-2）则直流工作方程为（注：VGSVi，VDSVo）： （3-3）深入分工作区讨论截止区：ViVth，则VoVDD；饱和区：ViVth，且ViVthVo时，有： （3-4）线性区： VoViVth，有： （3-5）深线性区：Vo2（ViVth），此时M1可等效为一压控电阻，则有： （3-6）依据以上分析，能够得到共源放大器直流转换特征曲线，即Vo和Vi关系曲线图3-2所表示。图3-2 直流转换特征曲线对于放大器而言，必需先确定其直流工作点，即必需先把放大器合理地偏置在某一电压，以得到适宜电压放大增益和输入输出压摆。可经过图解法求解直流工作点：先画出MOS管输出特征（I/V特）曲线，同时在同一图上画出其直流负载线，则直流负载线和MOS管I/V特征曲线相交交点即为其直流工作点。 对于电阻负载放大器，依据直流工作方程能够直接画出其直流负载线，图3-3所表示。图3-3 直流负载线从上图得到以下结论： 直流工作点不能设置得太高，因为太高时，轻易进入三极管区，从而减小了放大器增益，也即减小了输入输出压摆。 当然，直流工作点也不能设置得太小，因为这会使MOS管进入截止区，进而使放大器不能工作，所以直流工作点太小，其输入输出电压摆幅也很小。 所以这类电路直流工作点位置确实定和电路输入输出摆幅直接相关。2）交流小信号分析电路交流小信号等效电路图3-4所表示。图3-3 交流小信号等效电路图依据KCL定理，由上图能够得到输出电压： （3-7）电压增益为： （3-8）所以，可经过提升跨导值gm、增大负载电阻R和减小ID方法来提升增益。2有源负载共源放大器设计方法因为采取电阻负载时存在缺点，尤其是电阻阻值误差较大，而且大阻值电阻所占用芯片面积也较大，所以常常见有源负载替换，还能够提升增益。图3-4所表示是一个以电流源作为负载共源放大器。图3-4 电流源负载共源放大器电流镜是模拟集成电路中最基础单元电路之一，它是一个能将电路中某一支路参考电流在其它支路得以重现或复制电路。因为电流镜电流复制能力，它常常被用来组成模拟集成电路和器件中直流偏置电流源，成为模拟集成电路中应用最广泛电路技术之一。MOS管基础电流源电路由两个MOS对管组成，其偏置包含电流偏置和电压偏置。偏置作用是使MOS晶体管及其电路处于正常工作状态，电流偏置提供了电路中相关支路静态工作电流。因为一个工作于饱和区MOS管能够作为一个恒流源，所以图中M2应处于饱和区。图3-4 共源放大器小信号模型为了进行高频分析，图3-4中共源放大器小信号等效电路图3-5所表示。这里，Cgs1是M3栅极源极电容。注意，我们已经假设输入源极输出电容能够忽略。电容C2由M3和M2漏极衬底电容和负载电容CL并联组成。CL通常占主导地位。在高频下分析电路可使用节点分析。在节点v1，我们把全部离开节点电流相加并设置总和为零，得到：其中：v1 =vgs1解得：其中且在增益开始下降但仍然远大于1 频率下，分子一阶项-s(Cgd1/gm1)，和分母二阶项s2b能够忽略。对于这种情况有：四HSpice软件环境概述1介绍伴随微电子技术快速发展和集成电路规模不停提升，对电路性能设计要求越来越严格，这势必对用于大规模集成电路设计EDA工具提出越来越高要求。自1972年美国加利福尼亚大学伯克利分校电机工程和计算机科学系开发用于集成电路性能分析电路模拟程序SPICE（Simulation Program with IC Emphasis）诞生以来，为适应该代微电子工业发展，多种用于集成电路设计电路模拟分析工具不停涌现。HSPICE是Meta-Software企业为集成电路设计中稳态分析，瞬态分析和频域分析等电路性能模拟分析而开发一个商业化通用电路模拟程序，它在伯克利SPICE（1972年推出），MicroSim企业PSPICE（1984年推出）和其它电路分析软件基础上，又加入了部分新功效，经过不停改善，现在已被很多企业、大学和研究开发机构广泛应用。HSPICE可和很多关键EDA设计工具，诸如Cadence，Workview等兼容，能提供很多关键针对集成电路性能电路仿真和设计结果。采取HSPICE软件能够在直流到高于100GHz微波频率范围内对电路作正确仿真、分析和优化。在实际应用中， HSPICE能提供关键性电路模拟和设计方案，而且应用HSPICE进行电路模拟时，其电路规模仅取决于用户计算机实际存放器容量。2特点HSpice不仅含有了Spice绝大多数功效，还含有很多新特点，以下所述：优越收敛性。Synopsys企业借着修正元件模型，方程式及演算法(algorithm)改善电脑程式求解时收敛性。在早期Spice模型中，因为实际元件特征是连续，而很多电路饱和区和线性区工作点在两区交界点处并不连续，故造成不收敛情况。而在HSpice中有多项设定选择，所以有极好收敛性。正确模型参数，包含很多Foundry模型参数。因为VISI制作过程进步，使得元件进入次微米或毫微米时代。所以，在电路模拟上对元件模型正确性和应用有更严格要求。层次式节点命名和参考。基于模型和库单元电路优化，逐项或同时进行AC，DC和瞬态分析中优化。含有蒙特卡罗(MonteCarlo)和最坏情况(worst-case)分析。集成电路产品性能好坏，除了设计及制作过程外，在产品使用或可靠性测试等全部能够反应出产品品质及合格率。在HSpice中，可用蒙特卡罗统计分析，用测试结果修正原来设计规则;同时还能够进行最坏情况分析(worst-case)模拟，方便提供产品性能评定和合格率分析。参数化单元输入、输出和行为代数化。在HSpice中对于任何元件或电路单元全部能够参数化，其输出、输入全部能够用代数式来描述，并做运算。有较高级逻辑模拟标准库单元特征描述工具。能对PCB、多芯片系统、封装和IC技术中连线间几何损耗加以模拟。图形化处理。在HSpice中，对于输出资料图形处理器(post proessing)，可用AvanWaves处理器及.GRAPH等功效，而AvanWaves是属于视窗处理及交谈方法，并能够做多种代数运算，其中还包含节点电压、元件电流、及电路效能分析等。极/零点分析。此分析是HSpice中特有功效之一，尤其是对于网路分析和类比电路如放大器、滤波器等设计尤为关键。经过分析极点、零点分布，能够分析系统稳定度。在电路性能分析中，通常全部要在不一样应用条件下，依据需要加入多种容差和限制进行直流分析(.DC)、交流分析(.AC)和瞬态分析(.TRAN)。HSpice能够经过不一样源文件去访问多种输入和模拟控制信息，并绘制和输出相关节点分析曲线和结果。3界面预览打开“hspui.exe”软件能够看到图4-1界面：图4-1 Hspui界面预览首次使用软件时需要关联波形显示软件，在图4-1中打开configurationoptions，在waveview栏中添加路径“D:synopsysHspice_K-.06-3BINawaves.exe”，图4-2所表示。图4-2 关联波形显示软件打开“awaves.exe”，Avanwave软件界面图4-3所表示。图4-3 Avanwave界面预览五设计过程依据图3-4电路图和相关参数，建立网表文件test.sp，程序以下：*HSPICE SIMULATION FILE.OPTIONS POST = 2 LIST*COMMON-SOURCE USING ACTIVE LOAD.lib cmos_model.lib ttM1 1 1 VDD VDD pmos W=40U L=2UM2 OUT 1 VDD VDD pmos W=8U L=2UM3 OUT VIN GND GND nmos W=8U L=2UIREF 1 GND 400UVIN VIN GND AC 1 SIN(1 0.04 1k)VDD VDD GND DC 3.3.PRINT TRAN V(OUT).AC DEC 30 1 1G.TRAN 1M 5M.END其中，库文件内容见附录。添加程序到Hspui软件，点击“Simulate”按钮进行仿真，仿真正确后点击按钮“WaveView”打开波形显示软件观察结果。六结果和讨论Hspice模拟结果图所表示：图6-1 输入和输出电压波形图6-2 输出电压增益图6-1是输入和输出电压波形，从图中可看出，输出比输入有一定延时，电压增益约为2。图6-2是增益在0Hz到1GHz范围内情况，从图中能够看出，电压增益为2.02，带宽约为209MHZ。从结果上看，增益很小，我们能够经过调整MOS管宽长比来提升增益，但带宽会所以而减小。七设计心得从最开始毫无头绪，无从下手，到最终成功经过验收，我体会到了成功喜悦。即使其中可能有不完美，但经过这次课设锻炼使我受益匪浅。开始拿到这个题目时，我毫无头绪，根本不知道要做些什么，最关键是脑海中一直无法建立一个和之相关模型。在设计过程中碰到问题，能够说是困难重重，就连软件安装全部花费了很长时间。理论和实践存在一定差异性，难免会碰到过多种多样问题，同时在设计过程中发觉了自己不足之处，对以前所学过知识了解得不够深刻，掌握得不够牢靠。不过在所遇问题处理过程中有成功也有失败，但这却实加强了自己动手能力，最终我还是体会到了成功喜悦。理论和实践应该是相互促进，相互依靠。在试验完成时候我心情真是无比快乐，从最初一无所知到最终一直坚持着做完，感觉自己像是完成了一项伟大任务，内心无比激动和自豪。同时，在此过程中我也碰到了不少问题，同学们也全部热情给和了帮助，这也让我感觉到了团体智慧终究不是单个人所能比拟。总而言之这次试验，让我收获颇丰。参考文件1 模拟CMOS 集成电路设计M，美毕查德.拉扎维 著，陈贵灿 程军 张瑞智 等译，西安交通大学出版社，。2 模拟集成电路分析和设计M，美Paul R. Gray， Paul J. Hurst，Stephen H.Lewis，Robert G. Meyer 著，张晓林等译，高等教育出版社，。3 集成电路设计M，王志功 朱恩 陈莹梅 编著，电子工业出版社，.11。4 CMOS 模拟电路设计（第二版）M，美 Phillip E. Allen， Douglas R. Holberg著，冯军 李智群译，王志功审校，电子工业出版社，。5 CMOS 电路设计、布局和仿真M，美R.Jacob Baker Harry W.Li David E.Boyce著，陈中建主译.机械工业出版社，。八库文件程序附录* README FILE * 0.35/0.30um Logic Salicide Process SPICE Model* 1. TECHNOLOGY: 0.35/0.30um Psub Twin-Well CMOS Salicide Process* 3.3V operation TOX=70A LMIN for NMOS/PMOS:0.35um/0.35um* 2. Model Version: * (change document format) * 3. Model: HSPICE Version * LEVEL 49.(BSIM3V3.1)* 4. UNIT: DEFAULTS IN HSPICE LEVEL 49.* 5. THE PARAMETERS WHICH NOT LISTED ARE DEFAULT VALUES IN HSPICE* LEVEL 49.* 6. HDIF depend on actual layout. Minimum rules are shown in this parameter* 7. Lot-wafer : * 8. Date : * * 9. *10. Temperature Range : -55C = Temp. = 135C*11. NMOS Model Library and Device Range:* NMOS Model Name: nmos * *-* | 0.5um = W = 100um |* | 0.35um = L = 50um |* |-* | TT | * | FF |* | SS |* | FNSP |* | SNFP |* *-*12. PMOS Model Library and Device Range:* PMOS Model Name: pmos * *-* | 0.5um = W = 100um |* | 0.35um = L = 50um |* |-* | TT | * | FF |* | SS |* | FNSP |* | SNFP |* *-* Spice Model *.LIB TT.model nmos NMOS+Level= 49 * GENERAL PARAMETERS*+ACM=3+lmin=3.5e-7 lmax=5.0e-5 wmin=5e-7 wmax=1.0e-4+Tref=27.0+version = 3.1+Tox= 7.00000E-09+Xj= 2.3000000E-07 +Nch= 2.6427001E+17 +lln= 1.0000000+lwn= 1.0000000+wln= 1.0000000+wwn= 1.0000000+lint= -1.1125000E-08+ll= 1.0879250E-14+lw= 6.7721500E-15+lwl= -2.4999999E-21+wint= 1.1050000E-07+wl= -2.0138318E-14+ww= -1.3588075E-14+wwl= 3.34E-21+Mobmod= 1 +binunit= 2+Dwg= -6.8713000E-09 +Dwb= 9.7288070E-09 * THRESHOLD VOLTAGE PARAMETERS*+Vth0= 0.6070000 +K1= 0.7001386 +K2= -1.7500001E-03 +K3= -10.4288020 +Dvt0= 16.1041740 +Dvt1= 0.7475495 +Dvt2= -3.2047360E-02 +Dvt0w= 0.1473920 +Dvt1w= 1.8000000E+05 +Dvt2w= -2.4000000E-02 +Nlx= 1.7155087E-07 +W0= 3.3856000E-07 +K3b= 3.4824250 * MOBILITY PARAMETERS*+Vsat= 9.400E+04 +Ua= 2.5381600E-10 +Ub= 1.1360000E-18 +Uc= 3.5605000E-11 +Rdsw= 5.5450260E+02 +Prwb= 1.3038516E-08 +Prwg= -7.5000000E-09 +Wr= 1.0000000 +U0= 4.0045690E+02 +A0= 0.6529300 +Keta= -1.5300000E-03 +A1= 0.00 +A2= 0.7706810 +Ags= 8.6840000E-02 +B0= 1.3310000E-07 +B1= 1.5000001E-06 * SUBTHRESHOLD CURRENT PARAMETERS*+Voff= -0.1241650 +NFactor= 0.9560750 +Cit= 2.3285000E-05 +Cdsc= 8.8010000E-04 +Cdscb= 5.0500000E-05 +Cdscd= 1.0000000E-20 +Eta0= 1.7094001E-02 +Etab= -1.3354999E-02 +Dsub= 0.311 * ROUT PARAMETERS*+Pclm= 1.8041080 +Pdiblc1= 0.1427000 +Pdiblc2= 1.1949505E-03 +Pdiblcb= -5.7400000E-04 +Drout= 0.589 +Pscbe1= 3.9285000E+08 +Pscbe2= 8.5859990E-06 +Pvag= 0.3074510 +Delta= 1.4900001E-03 +Alpha0= 0.0 +Beta0= 30.0000000 * TEMPERATURE EFFECTS PARAMETERS*+kt1= -0.2930000 +kt2= -2.7159998E-02 +At= 2.8170000E+04 +Ute= -1.0050000 +Ua1= 4.0940000E-09 +Ub1= -4.5000000E-18 +Uc1= -7.8400000E-11 +Kt1l= 0.00 +Prt= 1.0000000E+02 * CAPACITANCE PARAMETERS*+Cj= 1E-3 +Mj= .359 +Pb= 0.753 +Cjsw= 3.13E-10 +Cjgate= 3.21E-10 +Mjsw= .43 +PHP= 0.92 +Cgdo=1.5E-10+Cgso=1.5E-10+Js=3.7E-6+Jsw=7.83E-11+Capmod= 2 +NQSMOD= 0 +Elm= 5 +Xpart= 1 +Ckappa= .6 +cf=0+Rsh=5.7+hdif=4.5e-7*MOSFET BSIM3v3 noimod=2 & 3 noise parameters:+noimod= 2 +NoiA=8.0769981E+19+NoiB=4.6493420E+06+NoiC=-3.0188414E-11+Ef=0.9337443+Em=4.0187329E+06*.model pmos PMOS+Level= 49 * GENERAL PARAMETERS*+ACM=3+lmin=3.5e-7 lmax=5.0e-5 wmin=5e-7 wmax=1.0e-4+Tref=27.0+version = 3.1+Tox= 7.00000E-09+Xj= 1.8999998E-07+Nch= 9.9481000E+16+lln= 1.0000000+lwn= 1.0000000+wln= 1.0000000+wwn= 1.0000000+lint= -4.3660000E-08+ll= 3.6450000E-15+lw= -4.3645000E-15+lwl= 0.00+wint= 1.0750000E-07+wl= -1.0747600E-14+ww= -9.3500000E-15+wwl= 0.00+Mobmod= 1+binunit= 2+Dwg= -2.1300000E-08+Dwb= 1.7106316E-12* THRESHOLD VOLTAGE PARAMETERS*+Vth0= -0.8019000+K1= 0.3477580+K2= -1.510E-03+K3= 12.7474540+Dvt0= 2.5967000+Dvt1= 0.7361000+Dvt2= -0.1008000+Dvt0w= 8.1884000+Dvt1w= 6.8075000E+06+Dvt2w= -4.2400000E-02+Nlx= 1.9117999E-07+W0= 5.6500000E-07+K3b= -1.6694280* MOBILITY PARAMETERS*+Vsat= 1.8240000E+05+Ua= 4.2080000E-10+Ub= 1.9735200E-18+Uc= -1.000E-11+Rdsw= 1.0818186E+03+Prwb= -0.1409500+Prwg= -1.5000000E-20+Wr= 1.0000000+U0= 1.7853294E+02+A0= 1.0589399+Keta= -4.1800000E-03+A1= 2.2400000E-08+A2= 0.5876999+Ags= 0.2868020+B0= 2.5700001E-07+B1= 1.7799999E-15* SUBTHRESHOLD CURRENT PARAMETERS*+Voff= -0.1255000+NFactor= 0.9781169+Cit= 7.8803940E-04+Cdsc= 2.5750000E-03+Cdscb= 1.6387998E-03+Cdscd= 1.4824999E-03+Eta0= 0.1614200+Etab= -8.1400000E-03+Dsub= 0.5489320* ROUT PARAMETERS*+Pclm= 10.7633990+Pdiblc1= 1.1399984E-02+Pdiblc2= 3.3800010E-04+Pdiblcb= -5.0000000E-07+Drout= 0.860+Pscbe1= 7.2900000E+08+Pscbe2= 1.1299417E-06+Pvag= 24.5730990+Delta= 2.9550001E-02+Alpha0= 0.01+Beta0= 80.0000000* TEMPERATURE EFFECTS PARAMETERS*+kt1= -0.5719986+kt2= -4.6010590E-02+At= 9.7486740E+03+Ute= -1.5800400+Ua1= 1.0412212E-09+Ub1= -3.7637900E-18+Uc1= -9.3639840E-12+Kt1l= -1.2900001E-10+Prt= 1.0000000E-20* CAPACITANCE PARAMETERS*+Cj= .00172+Mj= .624+Pb= 1.2+Cjsw= 2.49E-10+Cjgate= 3.22E-10+Mjsw= .383+PHP= .977+Cgdo=1.4E-10+Cgso=1.4E-10+Js=4.85E-5+Jsw=2.02E-9+Capmod= 2 +NQSMOD= 0+Elm= 5+Xpart= 1+Ckappa= .6+Clc= .0000001+Cle= .6+cf=0+Rsh=3.5+hdif=4.5e-7*MOSFET BSIM3v3 noimod=2 & 3 noise parameters:+noimod= 2 +NoiA=9.1217914E+22+NoiB=1.0+NoiC=-6.5945354E-13+Ef=1.0731569+Em=5.4858829E+07.ENDL TT.LIB SS*.ENDL SS.LIB FF*.ENDL FF.LIB SNFP*.ENDL SNFP.LIB FNSP*.ENDL FNSP*Lib of Resistor*Include 4 types resistors. They are npoly, nwell, nplus, plus.*.LIB Resistor* npoly resistor*.subckt npoly n1 n2 l=length w=width .param +TC1=5.8689E-4+TC2=2.8407E-7+VC1=3.8501E-3+VC2=6.6478E-4+rsh=8.5678+pt=temper+dW=0.03735E-6.param+tfac=1+tc1*(pt-25)+tc2*(pt-25)*(pt-25)r1 n1 n2 rsh*l/(w-dw)*(1+vc1*abs(v(n2,n1)+vc2*v(n2,n1)*v(n2,n1)*tfac.ends npoly* NWELL resistor*.subckt NWELL n1 n2 l=length w=width .param +TC1=4.3795E-3+TC2=1.7049E-5+VC1=-1.7170E-4+VC2=6.7559E-3+rsh=885.3325+pt=temper+dW=0.79955E-6.param+tfac=1+tc1*(pt-25)+tc2*(pt-