组合逻辑电路设计B6.doc

实验报告课程名称： 电路与电子技术实验 指导老师： 傅晓程 成绩：_实验名称：组合逻辑电路设计 实验类型：_ 同组学生姓名：_一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）一、 实验目的和要求1. 掌握组合集成电路元件的功能检查方法；2. 掌握简单组合逻辑电路的设计方法；3. 掌握逻辑电路的综合方法；4. 掌握门电路的测试方法；5. 掌握数字逻辑电路的调试方法； 二、 实验内容和原理实验内容：1、 测试与非门74LS00和与或非门74LS55的逻辑功能.2、 用与非门74LS00和与或非门74LS55设计一个全加器电路，并且进行功能测试.3、 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试.实验原理：全加器：按照全加器功能要求列出真值表：输入输出ABCiSCO0000000110010100110110010101011100111111求各个输出逻辑函数的表达式（利用卡诺图）S1=AB；S=S1C；Ci将逻辑函数形式变换为设计所要求选用的逻辑门的形式异或门可通过74LS55的与或非门实现“非”的关系可通过74LS00的与非门实现.依据所使用的逻辑门，画出逻辑电路图.奇偶校验器：按照奇偶校验器功能要求画出真值表输入输出ABCDOUT00000000110010100110010010101001100011111000110010101001011111000110111110111110求最简逻辑函数表达式因为有了前面全加器的铺垫，这部分可以不用再次画卡诺图化简.从真值表中不难看出，在全加器的基础上增加一个异或关系即可得到奇偶校验器.矚慫润厲钐瘗睞枥庑赖。Z=ABCD=SD；聞創沟燴鐺險爱氇谴净。将逻辑函数形式变换为设计所要求选用的逻辑门的形式三、 主要仪器设备1、 数字电子技术实验箱2、 与非门74LS003、 与或非门74LS554、 导线若干四、 操作方法和实验步骤 1、74LS00功能检测： 此部分与数字钟实验中得检测方法相同. 1、2构成与非门的两个输入端，3构成与非门输出端；4、5、6，8、9、10，11、12、13作用依次相同.残骛楼諍锩瀨濟溆塹籟。 将与非门的输出端接发光二极管，输入端接数据开关.接通与非门电源，观察与非门在不同输入组合下的输出情况.酽锕极額閉镇桧猪訣锥。输入输入输出001011101110 检测结果：所有与非门均能正常工作.2、74LS55功能检测：将与或非门其中一边全部接低电平，测试另一个与门能否正常工作，然后反过来测试，最后两个与门不用的引脚都接1，测试或非门是否正常工作.彈贸摄尔霁毙攬砖卤庑。3、按照下图所示的连线图连接全加器电路 连接完成后，输出端S、CO接LED灯，A、B、CI接数据开关，改变数据开关状态，测试不同组合下LED灯的亮暗关系，纪录并分析是否符合理论.謀荞抟箧飆鐸怼类蒋薔。 4.奇偶校验电路与全加器原理类似，将A、B、C通过全加器加和后与D异或后输出即得奇偶校验器.按下图所示连接奇偶校验器电路：厦礴恳蹒骈時盡继價骚。 将A、B、C、D接数据开关，OUT接LED灯，改变数据开关的输入状态，观察ABCD在不同组合下LED灯的亮暗情况，记录结果并分析是否符合理论.茕桢广鳓鯡选块网羈泪。五、 实验数据记录和处理 全加器：输入输出ABCiSCO0000000110010100110110010101011100111111 奇偶校验器：输入输出ABCDOUT00000000110010100110010010101001100011111000110010101001011111000110111110111110六、实验结果与分析 半加器只考虑两个一位二进制数A和B相加，不考虑低进位来的进位数，而全加器有三个输入端，除了两个一位二进制数外，还与低位向本位的进数相加.从而完成了较为完整的二进制加法计算.鹅娅尽損鹌惨歷茏鴛賴。奇偶校验器检测结果中可以归纳出，当输入“1”的个数为奇数个时，输出为高电平“1”，当输入“1”的个数为偶数个时，输出为低电平“0”，从而实现奇偶校验的作用.籟丛妈羥为贍偾蛏练淨。七、 讨论、心得1、利用卡诺图对真值表进行逻辑函数的化简：实际数电实验课上的化简跟理论学习中的化简还是有很大不同的，受到实验室器件和芯片类型的限制，我们化简的目的是尽可能采用现有的芯片中所包含的逻辑门电路直接进行连接，而不是得到任意一个最简电路即可.比如在半加器和全加器的设计中，如果我们有异或门、与门或是或非门，可能设计起来会更便捷直接一些，但是在只有74LS00（与非门）和74LS55（与或非门）的情况下，就要求我们在化简时目的性更强.預頌圣鉉儐歲龈讶骅籴。同时在设计时采用分级设计连接可以让思路更清晰.比如首先设计Si=AB 得到一个异或门的半加器.然后再将这个半加器作为一个输入端进行逻辑关系的设计，在简化了最终逻辑函数表达式的同时也便于之后的实物连线.渗釤呛俨匀谔鱉调硯錦。2、 由于实验中需要使用到五个芯片，故电源和接地端接线层数较多，导致实验结果比较不稳定.应采用串接的方式，将电源端和接地端的部分导线移至导线另一端的其他引脚处，使每个接口处的接线数量保证在3层以下，提高电路的稳定性.铙誅卧泻噦圣骋贶頂廡。八、 思考题1、一般组合电路的怎样设计？具体到本实验怎样设计？对于一个未知电路，我们应该根据输入输出个数、电路功能，首先将电路的真值表列出，写出电路逻辑表达式，再利用卡诺图对逻辑表达式进行简化，并根据已有的电路元件对逻辑表达式进行更适合的变换.在本实验中也是这样，先列出了各状态对应的真值表，根据真值表写出了逻辑函数，再作出接线图，将线路连接即可；擁締凤袜备訊顎轮烂蔷。2、 实验中有无故障，如何处理？ 在全加器接线完成进行检测时，我发现当A、B、Ci-1分别为1、1、0时，输出结果为0、0，而非0、1，其他情况均正常.于是我用逻辑笔从输入端开始逐级检查每个门的输出是否正常，结果发现在Ci-1取“非”时输出结果与理论逻辑值不符，更换导线后问题得到解决.贓熱俣阃歲匱阊邺镓騷。因为数电实验的影响因素较多，检测结果为正常的导线在实际接线中也可能出现问题，而且很多情况下不是导线本身的问题，而是在导线与实验箱乃至芯片的适配上出现误差.这种情况很难在实验前发现和避免，只能在实验中进行排查.如果实在排查不出时，可以把线全部拆掉，重新设计线路重新连接，这个方法有时候更有效.坛摶乡囂忏蒌鍥铃氈淚。3、 在与或非门中，当某组“与”端不用时，应如何处理？当某组“与”端管脚多余时，如何处理？ 对于74LS55芯片，在实验中并没有把所有的管脚全部用上，如果某组的“与”端不用时，可以将其接地，保证另一端和它“或”时保持不变；如果是在“与”一端中有某个管脚多余时，可以将其悬空或者接高电平，保证本端“与”之后保持不变.蜡變黲癟報伥铉锚鈰赘。 5