数字电子时钟课程设计报告-4.doc

数字电子时钟课程设计报告-4 作者： 日期：2 个人收集整理 勿做商业用途 湖南文理学院芙蓉学院课程设计报告课程名称： 自动化系统课程设计 专业班级： xxxxxxxxxxxxxxxxxx（xx） 学生姓名: xxx 指导教师: 杨明生 完成时间： 2013年 12 月 27 日 报告成绩: 评阅意见: 评阅教师 日期 2013。12.30 湖南文理学院制 摘 要数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分、计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号， NE555 组成的多谐振电路产生，由但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒信号，则可以根据 60 秒为 1 分， 小时为 1 天的进制，24分别设定“时”“分”“秒”的计数器，分别为 60 进制，60 进制,24 进制计数器，并输出一分，一小时的进位信号. 由于计数的起始时间不可能与标准时间(如北京时间）一致,故需要在电路上加一个校时电路可以对分和时进行校时.另外，计时过程要具有报时功能,当时间到达整点前 1 秒开始,蜂鸣器开始鸣叫.关键词： 标准频率； 振荡电路; 计数器； 数码显示器11目录一、 电路的总设计21。 电路的设计目的22. 电路的组成原理23。电路设计要求2二、 单元电路的设计31.秒脉冲产生电路3（1）1KHZ 振荡器42计数器4(1)二十四进制计数器4(2）六十进制计数器53。组合的数字时钟64.校准电路65。整点报时电路66.复位电路7三、电路的总体设计与调试81、具体的电路8参考文献一、 电路的总设计1。 电路的设计目的： 数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用 74LS160、带有译码器的数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时功能地实现. 设计一个数字计时器，可以完成 00:00：00 到 23：59:59 的计时功能,并在控制电路的作用下具有快速校时、快速校分功能。 能进行正常的时分秒计时功能。分另由六个数码管实现时分秒的计时。同时实现报时和闹钟的功能。 通过 Multisim 软件平台，设计含小时，分钟，秒钟显示功能的数字时钟。 2。 电路的组成原理：电路的组成原理: 数字电子钟主要分为数码显示器、60 进制和 24 进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要 6 个数码管,八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要 60 进制计数器和 24 进制计数器,在在仿真软件中发生信号可以用函数发生器仿真,频率可以随意调整。60 进制可能由 10 进制和 6 进制的计数器串联而成，而小时的 24 进制可以采用74LS160 置数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由555 定时器来产生脉冲并分频为 1HZ。 3.电路设计要求具体要求：实现24小时的时钟显示、校准、整点报时等功能。（1）显示功能：具有“时”、“分、“秒”的数字显示（“时”从023，分059，秒059)。（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。（3）整点报时:当时钟计时到整点时，能进行整点报时。（4）复位功能：当数字时钟有偏差时,可以通过手动的方式使其恢复初始零状态。（5）可以根据个人设想,适当的添加其他功能二、 单元电路的设计1。秒脉冲产生电路 （1）1KHZ 振荡器 振荡器由 555 定时器组成。图 31 中是 由 555 定时器构成的 1KHZ 的自激振荡器 ，其原理是 0。7(2R3+R4+R5）C4=1ms f=1/t=1KHZ。2计数器 秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、 “分”个位、十位以及“时个位、十位的计时输出信号，然后送至显示电路，以 便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制,而“时” 计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计 数功能。 (1）二十四进制计数器如下图所示，时计数电路由 U3 和 U4 俩部分组成。当时个位 U4 计数为 4，U3 计数为 2 时，两片 74LS160复零,从而构成 24 进制计数。 (2）六十进制计数器如下图所示， 秒计数电路由 U11 和 U12 俩部分组成.分、当时十位U11计数为 5时，两片 74LS160，构成 60进制计数。 3。组合的数字时钟数字时钟系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图3。11所示4。校准电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接信号可直接取自信号发生器产生的信号；输出端则与分或时个位计时输入端相连。当开关打到一端时,正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态。 时，分校准电路5.整点报时电路电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分59 秒期间时，报时电路报时控制信号。当时间在 59 分 59 秒到 00分 00 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa 相与，从而产生报时控制信号。报时电路可选7个74F08D 来构成整点报时前的电路 整点报时后的电路6。复位电路在任意时间将时钟的时、分、秒位均恢复到00-0000状态控制电路如下三、电路的总体设计与调试由电路各个部分的子电路构成的各个部分的功能，再由数字时钟的系统原理框图,可以清楚的知道了总体的电路情况。由总图可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和RC构成的振荡器产生的秒脉冲信号，进入60进制的“秒”计时，“秒的分位进入60进制的“分”计时，由分的“时”进位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间.1、具体的电路 本次基于Multisim10的数字电子钟的设计实现了基本的时钟以及对时钟的校准，整点报时,各个子电路的设计如第五部分子电路设计的结构电路一样，将各个部分连接在一起的整机连调的电路图为：1时钟00-00-592时钟00-59593时钟23-59594任意时间复位前、后结果参考文献1. 单片机基础 北京航空航天大学出版社2。 C程序设计完全手册 人民邮电出版社3 李叶紫王喜斌.胡辉.孙东辉。编著 MCS_51 单片机应用教程清华大学出版 社2008.6.4 陆剑单片机应用技术指导书 河南工业职业技术学院2005.12。 3 汪道辉.单片机系统设计与实践.电子工业出版社 （ 50 页 时、分、秒计时器设计，59 页 键盘及接口技术).5 第二版。51 系列单片机设计实例。北京航空航天大学出版社（81-89 页 数码 管时钟电路的设计）.