电路与电子技术 10 时序逻辑电路.pdf

第10章时序逻辑电路 10.1 触发器 10.2 时序逻辑电路概述 10.3 计数器 10.4 寄存器 10.6 同步时序电路的设计 10.7 集成555定时器及其应用10e 1触发器在复杂的数字电路当中，要连续进行各种复杂的 运算和控制，就必须将曾经输入过的信号以及运算 的结果暂时保存起来，以便与新的输入信号进一步 运算，来共同确定电路新的输出状态。这样就要求电路中必须包含具有记忆功能的 电路单元。触发器I!触发器的特点(1)具有两个稳定状态：0态和1态触发器具有两个互补输出端：。与0定义：当 2=1,2=0 时，为“1”态;当 2=0,2=1 时，为“0”&(2)在输入有效信号作用下，触发器可以置“1”态或“0”态。(3)当输入有效信号消失时，仍然能婚保狰霖的状态。触发器是构成时序逻辑电路强不可少的基本部件。I 1触发器输入输出关系的描述方法功能表、特性方程、状态图、时序图Qn：现态，表示电路原来的状态现态与次态指时 间上的先后次序特性方程:Q丁 次态，表示在输入的作用后电路进入的新状您触发器的分类内部 构成r元件分类逻辑 功能电路结构7TL触发器CMOS触发器.AS触发器。触发器JK触发器T触发器触发器,基本触发器同步触发器 主从触发器边沿触发器结构10.1.3基本RS触发器基本KS触发器可由两个“与非”门联接而成。IFI功能分析若乱=0,瓦=1.少=,声=0置“1”者1=1瓦=（）.Qn+l=0 q n+1=1 3 t“0”1真值表_rR Q666o 0 1o 1 o0 1 11 o o1 o 11 1 01 1 1Qn+iX001101特性方程0向二 Sd+A0=Sd+A0约束条件：Rd+Sd=1IFI功能表SdRdQn+l0 11 01 10 010 QnX置保持不允许“”置“0”功能说明时序图MIFI同步触发器的概念数字系统往往是由多个触发器所组成，这时 常常需要各个触发器按照一定的节拍同步动作，因此必须给电路加上一个统一的控制信号。这个 统一的控制信号叫做时钟脉冲，简称CP。cp nnnnn_同步触发器又称钟控触发器，即时钟控制 的电平触发器。1FI;同步AS触发器结构;由基本AS触发器及导引“与非”门部分联接而成。基本AS 触发器逻辑符号IFI工作原理当时钟脉冲CP=O时,K 触发器的输出状态不变Qn+i=Qn当时钟脉冲CP=1时，触发器的状点才由尺、S的状态决定二 S+E。-=S+RQn特性方程 时钟条件：CP=1I约束条件：SR=OWAI(CP=1)功能表S RQ+l功能0 00n保持0 10置“0”1 01置“1”1 1X不允许IFI功能表（CP=1）WAIIFI10.1.4 O触发器D锁存器维持阻塞D触发器HIFID锁存器KS触发器的缺点：输入信号存在约完条件KS=OIFI(2)逻辑功能(3)。锁存器的“空翻”现象,如何保证不出现“空翻”?假设触发器的初始状态为“0”，示输入下的输出波形。画出李OQ QD CP在CP=1期间，输入 信号保技不变。在CP=1期间，输出变化多于 次的现象，称为“空翻”oRIFI边沿触发器概念为了提高触发器的可靠性，增加抗干扰能力，箫 金触发器的次位仅取决于CP信号上升沿或者下降沿剧 达时刻输入信号的值。为此，研制了边沿型触发器。维持一阻塞正边沿D触发器 利用CMOS传输门的主从型D触发器IFI维持一阻塞。触发器特性方理 0+1 fc pf功宵巨表逻辑符号由钟控RS触发器与利 用反馈构成的维持一阻塞电路组成_ _)RIFI例1：假设D触发器的初始状态为“0”，画出触发器的输出波形。特性方程：Q=DcpTCPDI_l I _VIAI例2:在图(a)所示电路中，已知输入端CP、A、B的波形如图(b)所示，试画出输出端Q的波形。设触发器的初态为0。D=D、D?解：触发器次态方程为0+1=（A 5）0 CPT若A B=0,则。用=0 CPT若A 5=1,则 Q+i=g CPT带异步输入端的。触发器当而二0元=时2=1,2=0 异步置位 当大=1，h7=00寸。=0,。=1异步复位当.=1,无4=附二d cpT 同步工作IFI主从型JK触发器胸 笛Q结构恰点：,由两个钟控KS触发器构成（分别称为主触发器和从触发器）；L两个触发器的CP互补RIFI工作原理当CP=1时：主触发器CP=1,从触发器CP=0,1 1Q Q 主触发器 S1CPR0-10-主触发器工作，接收JK信号0尸二防+用夕触发器状态不变Q Q 从触发器 S2CPR21 AQc JQ当CP从“1”下跳为“0”时：主触发器CP=0,从触发器CP=1,结论：触发器输出状态只产触发船状态不支，关闭 在CP下降沿发生变化乂从触发器工作，接收主触发器的状态+1=S2+R2Qn=。”+。1。=21RIFI JK触发器的工作特点：主从JK的工作分为两个节拍：主从JK的功能分析如下：CP=1时：主触发器接受信号按KS触发器更新，输出保持s.=JQn R=KQn。1e=51+用夕CP1时：主触发器保持，输出更新 0+1二夕：_J Q=Q；则二1二：.2角=2保持号 J=O,K=O 时 S=R=O当，二0,长二1时二 S1=O,R=n 则夕+1=0，。二0 当/=l,K=0 时 _.S广以4=0 则夕+1=1：.Qn+1=l置0 置1携j=1,K=1M ，S尸正 RQn 则二 Q：.0用二 Qn 翻转”1K0 00 11 01 1空 Qn 01n Q00011110一n表达式en+1=jq+kqn11:JI 000时钟条件?CPIRIFIQ米米；保售假设触发器的初始状态为“0”RIFI主从触发器存在“一次变化”现象:在分析主从型JK触发器构成的电路时 要注意：在CP=1期间，JK信号保搏不变时，可 根据下降沿时的JK信号直接画出从触发器 的输出波形；在CP=1期间，JK信号发生变化时，需考 虑主从触发器的“一次变化”现象VIAI边沿型JK触发器主从JK触发器的一次变化现象说明触发器在CP=1 期间对J、K的变化是敏感的。主从JK触发器在CP=1期间无法抗干扰，为克服 这一缺点，又出现了边沿JK触发器。利用传输延迟时间的负边沿JK触发器 利用CMOS传输门的上边沿JK触发器边沿型JK触发器基本RS触发器利用触发器内部逻辑门的传输延时来实现边沿触发的OQ边沿JK触发器结构逻辑符号Q pQ3特性方程：Qn+l=JQn+KQn CP IQn01n QJ K。向0 00 11 01 1功能 保持 置“0”置“1”翻转RIFI所示,例1：下降沿触发的边沿JK触发器输入波形如画出输出端。的波形。vi II采；七。木_兴-r兴兴CP一厂 K 一。置十置十置翻转初态RIFI例2:已知电路及输入端A、B,时钟CP的波形如图所示，试画出 输出端Q的波形，图中JK触发器为边沿型触发器，初始状态为0。解：ABRIFI T触发器-J Q-CCP _-K Q)特性方程：Qn+1=TQJ=K=功能表输入输出功公邑 描述TQn+10Qn保持1Qn翻转-T Q-CCP0。RIFIr触发器触发器特性方程：2n+1=Qn CP1口触发器的分频作用触发器的功能小结名称特性方程功能说明RSq+i=S+Rq约束条件：SR=O置“1”，置“0”，保持DQn+i=D置“1”,置“0”JKQn+l=JQ1+KQn置“1”，置“0”，保持，计数T加+1=TQn+TQn;7。八保持，计数r y/1 Qn+i=Qn计数j Q 令T=1,即P-y U为T触发器RIFIi平触发CP=1触发触I 发 方 式CP=O触发CPt触发边沿触发CP（触发RIFI不同功能触发器的相互转换触发器功能转换:转换的基本甩路：在已知触发器的基础上,利用转换逻辑电路实现待求触发器功能o 输入换辑路 转逻电定器 颉发雄传 求 触 发 器核心问题：求出转换电路的输出与 输入之间的逻辑关系。把给定和待求行比较，求出转换R例：KS 求转换电路 IQ d r&1即求：D=f(S,R,Qn)S由触发器特性方程:D：(/+1=D/?S：Qn+1=S+RQJ比较两 个特性 方程换辑路 转逻电RCPD=S+RQ11Q 匚RIFIJK?由触发器特性方程：D：=DJK：gn+1=jgn+2n令。JQn+KQn=JQn KQnD Q 0CPRIH U TD：*=D 1人上 L令O=TQT.Qn+1=T Q JRIFI.例由触发器特性方程：JK：Qn+1=JQn+KQnD：Qn+1=D=DQn+DQn令.J=D9 K=DRIFI10.2时序逻辑电路概述数字电路的分类r组合逻辑电路:任何时刻电路的输出仅也决 于该时刻的输入（时序逻辑电路.任何时刻电路的输出不仅与该“记忆”次巨町刻的输入有关，还与电路原 来的状态有关。VIAI特点在时序电路中任一时刻的输出，不仅取决于 当前的输入，还取决于电路原先的状忌。RIFI时序逻辑电路的分类计数器按逻辑功能可分为：V等存骷、顺序脉冲发生器按结构将点可分为：同步时序逻辑电路：电路中所有触发器具有相同时钟异步时序逻辑电路:-电路中触发器具有不同时钟时序逻辑电路功能的描述方法1.逻辑方程式：7/-输出方程：/y()=耳X()&)驱动方程：w(n=F2x(n,Q(n状忌方程：-。(严=居MOQ()4.时序三大图表与三大方程可以相 互转换RIFI10.3.1同步计数器的分析计数器的概念功熊T：记忆输入时钟豚冲的个数。应用：是任何数字仪表乃至数字系统中不可缺少的组成部分。计数器的进制计数器所能婚记忆的输入脉冲的数又称计数长度、计数容量或计数器的模。计数器的组成二N个触发器+若干门电路2NN个触发器构成的计数器，其计数长度最大为多少?计数器的分类按进制分:加法计数器按计数过程是递增、递减或双向分：1减法计数器可逆计数器同步计数器 按触发器的动作将点分：4L异步计数器计数器分析的一般步骤A根据电路结构，写出时钟方程、驱动方程、状态方程与输出方程;列出状态转换表，画出状忌转换义要时宣出时序A综合上述分析，得出计数器功能。得结例1:分析图示计数器的逻辑功能。解：（1）写方程时钟方程：CP3=CP?=CPX驱动方程:4=1A=J K=1 12人夕+K四酒CPI状态方程:C+_Q _。2=，2或+反倒=缓。f+2。产=j3al+用点=Q3Q2Q1+必3 cpiRIFI(2)列出状态转换表:状态方程:r 2r=Q状态/0输出方程:110111/I/0/0001/0000/I J101CP034Q3Q2Q1介0000100101101ereer101111000F0 00 000510001F=哭夕0有效循环结论：该电路为具有自启动能力的同步 六进制加法计数器。010/0011无效状态100/0RIFI时序图:。尸1口2口3口4 i Q01010011e30000F5010010011001A-K进位输出RIFI10.3.2异步计数器的分析计数器分析的一般步骤A根据电路结构，写出时钟方程、驱动方程、状态方程与输出方程；A列出状态转换表，画出状态转换图及时序A综合上述分析，得出计数器功能。在分析异步计数器时，重点要注意各级触发器的时钟 信号，以确定其状态转换时刻。VIAI例：分析示计数器的逻辑功能解：写方程时钟方程:CPCPCPICR/驱动方程：r 3=0；1 K1=1”（二11降=1小=。：2V&=1状态方程：。=/麓+居。：=必回CPly er=Q a；.。磐=以&Q；cp JRIFI1HA。器掰抬率畛陛莱空军 皆34第径剧号单M察 年宴咪应如甲：四畀图今条f JD tl5 f JD力/寇=0:a=幽制“力=什力:融宇型很:*解锌型射中隆。）时序图CPftQ e310000010.3.3中规模集成计数器常用TTL集成计数器工作方式量号计数顺序模值G青零）/-74LS90加2X5异步，S异步7.高74LS92加2X6异步，高无74LS93tn2X8异步，低异步,低74LS160如10异步，低同步，低74LS161加4位二进制异步，低同步，低74LS162加10同步，低同步，低（同步）74LS163加4位二进制同步，低同步，低74LS190可逆10无异步，低74LS191可逆4位二进制无异步，低74LS193可逆4位二进制异步，高异步,低F1同步十进制 加法计数器74LS160逻辑符号异步清零-c一。3LDCPd3&21 2)ctt74LS160?CR4 A D(C%CTP:使能端CR:清零端(0101Fl_礼00（。1-1-1 10!0!11 1 1 10；0结论：计数长度为9同 步十六进制 加法计数嘱74LS161逻辑符号-c。3。2 21 Go cttLDCTP74LS161;CP CR2 4 D、D异步清零功能表CRLDCTpCTt CP _片功能0XX X“清零10X X置数111 1t计数110 XX保持11X 0X保持同步四位二进制可逆计数器74LS193逻辑符号q3cp_ 5CP+74LS193c oQi Q Qo boLDACR2 D、Do,CRw/CP+CP_2 24 D0?3 02 21 Qq1XXXX X X X000000XXd3 d2由 d0d3 d2 d d001T1X X X X二进制加法计数011TX X X X二进制喊法计数0111X X X X保持RIFI例2：试分析图示计数器的计数长度。艇若不考虑红线联接电路,计数器为16进制，其状意图为：IFI结论：计数长度为8CP T_212U4u5a Q-10101a A01100c 000011。2Q 0000003;异步计数器74LS90结构Fa特点构成二进制计数器由两个独文的计数器组成fbfcfd 构成五进制计数器 一功能若即凡2=1&2=0则。M。以=0000置“0”、若品 K2=。31&2=1 则。qQcRQa=100115V“9”RIFI功能若即凡2=1&2=0则。M。以=0000置“0”若&%=0&2=1 则。屈。0=1001 置“9”R（）i R02R91 R92A由输入时钟，输出为2进制计数A由CE输入时钟，Qd、Qc、原输出为5进制计数QdQcQbRIFI计数功能2高位薪、Qc、Qb、Qa形成8421码十进制计数。状态转换由行输入时钟，Qa挨CR,QdQcQbQa00000001Qa J 1 1 Qa J1001 0010I I1000 0011QaJ|1 QaJ0111 0100I 101100101Qa(OOOI-IOOII 1OOTO OlOII 1noo hoiI IOIOO 0011I iIOOOTOOO0巧倍0圉解锌军Xe。黯:aM4晔旃4轴的泗分 叼 巧 心 第%q丫期幻 甲第隹摩y综上所述，得74LS90功能表R01%2氏91R92CR CP2Qd Qc Qb Qa1 10 XX X0 0 0 0-异步量01 1X 0X X0 0 0 00 X1 1X X10 0 1异步置9X 01 1X X10 0 1X 0X 01 0二进制计数qaX 00 X0!五进制计数QdQcQb0 XX 01 Qa8421码十进制QdQcQbQa0 X0 XQd 15421码十进制QaQdQcQbRIFI解：结论：计数长度为9RIFI10.3.4 任意进制计数器的设计基本设计思慈中规模集成计数器,一 人、f二 十进 进制 制VY_)卜制电路设计方法A反馈复位法A反馈直数法本讲只讨论M VN的情况M：要实现的计数器计数长度N:集成计数器的最大计数长度任意进制计数器RIFI反馈复位法基本 利用计数器复位功能使计数从“清零”状态开始,思路 当计数长度达到M时，利用控制电路使复位控制 有效，计数器“清零”又开始新一轮计数。RIFI例1：利用计数器74LS161的清零功能实现模7计数。cr=q2q1q0异步&2。2 Qi 0)ctt LDCTp 74LS161CP CRD3 2 D Dg，_，D“LDCTpCTtCP芯片功能0XX XX清零10X Xf置数111 1t计数11X保持1上X保持将计数器连接成十六进制计数器1111Q1110 E1101E1100 El o nHio io n l o o t H l o o oRIFI反馈置数法基本 利用计数器预置功能使计数从某一预置值开始，鬼路 当计数长度达到M时，利用控制电路便预置控制,有效，计数器接受预置值又开始新一轮计数。过渡状态RIFImi n moRIFI例3：用74LS 90构成5421码 六进制计数器。CQa Qb Qc Qd74LS90cp2%62 R()l 4)2Illi%2%&2CP?Qd Qc Qb Qa110XXX0 0 0 011X0XX0 0 0 00X11XX10 0 1X011XX10 0 1X0X010二进制计数X00X01五进制计数0XX01Qa8421码十进制0X0XQd!5421码十进制RIFI例 利用74LS90构成8421码六进制计数器。最高位Qd Qc Qb Qa0 00 00 00 00 10 10 00 11 01 10 00 1十进 制数012345i-rQa Qb Qc QdCP】74LS90CP2%0110 f 0000方法：令/=ObR0(2)=Qc讨论：下述接法行不行?也f LQa Qb Qc Qd c片74LS90CP2&X&)274LS90c片cp?尺1琉2D Q ecno Q eA注意：输出端不可相互短路！WAIMN（N为集成计数器的计数长度）强须将多片计数器级联，才能实现M进制计数器。方法一：先将n片计数器级联成N11进制计数器（同步）,再采用整体清譬或整体注数的方法实现M进制o例如：2片160级联可实现10*10=100进制计数器；3片160级联可实现10*10*10=1000进制计数器。方法二:将M分解为M=MXM2X.XMn,其中Mj均不 大于N,用n片计数器分别组成MI、M2、Mn进制的计 数器，然后再将它们级联构成M进制计数器（异步）。例如：用2片160实现24进制：24=3*8或者24=4*6能不能分解为：24=2*12?-_-RIFI状态00C（低）勺片集成计数器74LS160实现60进制计数器。0-：采用同步工作方式，先级联成100进制计数 用整体置数法或整体复位法构成60进制计数器。100910问题2：若采用整体置数法，初始状态为00,则在什么状态下预置数控制端有效，实现整体置数？设预置数为00,因为160为同步置数，所以计数到59时预置数控制端有效.人LD=。2（高）Q（高）。3（低）Qo（低）PCrCTt CTPCP&JRIFI问题3：若采用整体复位法，则在什么状态下复位控 制端有效，实现整体清零？160为异步清零，所以计数到6型复位.CR=Q（高）Qi（高）CPCT。3。2。1 Q C _5 74LS160（低）“cp cr n 一2 2 2 d。1”RIFI方案二：两片采用异步工作方式。低位片为10进制计数器，高位片为6进制计数器。问题1:高位片的6进制如何实现?答案：可采用复位法或者预置数法复位法计数到0110时复位控制信号有效.赤=西设预置数2O2l 0=00，计数 到0101时预置数控制信号有效.而 二西RIFI问题2：如何解决片间进位问题？答案：当低位计满10个脉冲，高位才计1个脉冲CP异步RIFI10.4寄存器功能一暂时存放二进制数据或代码结构一由触发器和逻辑门构成一个触发器只能存放一位二进制数，存放N 位二进制 数的寄存器需由N个触发器构成。码寄存器一存储二进制数码位寄存器 一在存储的同时，可对数码进行A_移位操作。左移 右移 双向RIFI 4位数码寄存器74LS175RdCP2422。3。2。00XX X X X00001T3 2 03 2 0D3D2DA：Q3Q2Q1Q。：并行数码输入端并行数码输出端RIFI移位寄存器的工作原理以示位右移移位寄存器为例清零端Rd并行数据输出端串行数据 输入端(1)写出逻辑方程时钟方程：CP=CP2=CP3=CP4=CP驱动方程：D4=Sr D3=2；02=4 DW状在方程：QP=Sr。胃=&。片=&。产=绍MFI(2)列出状态转换表Q+i=Sr。丁=/。产=&设串行输入数据Sr=10U,触发器初始状态为0000CPSrQ4Q3Q2Q1orb吃电”010 0 0 01 0 0 0 1010 0 00 1 0 0 J210 10 01 03110 101401 1 0 Lr d 1 ij J500 110600 0 11po o l700 0 0 1-Jo 0 0 0800 0 0 0行输出行输出RIFI四位通用 型集成移位寄存器74LS194A逻辑符号A74LS194功昌巨表并行数码输出 A移位脉 冲输入Qa Qb Qc QdCr74LS194 CPSr AB C D Sl左移串行右移串彳亍-y-）数码输入数码输入 并行数码输入清除Cr方式Si跖时钟CP功熊，（操作）0X XX异步清零10 0X保持10 1个右移11 0个左移11 1个并行置数1X X0保持RIFI环形计数器cpD。=Q：Ag jQ A 02|23自循环移位寄存器设初始状态：030220（）=0001(1000)-(0100001)MO优点：具有输出端轮流为1的特点，可宜接利 用 其输出作为节拍信号而无需任何译码电路。无法自启动缺点：（1）状态利用率低；（2）不能自启动RIFI能够 自 启动的环形计数器状态转换图。2D Q-Q0Q24=Q&Q（0000）(00H)I1000)-(0100(nn)1010RIFIA扭环形计数器特点状态利用率比环形计数器高一倍译码逻辑简单且无译码噪声设初始状态为。3。2。&=0000为：其状态转换状态改变时仅有一个触发器翻转RIFI用双向移位寄存器74LS194组成节日彩灯控制电路10.5同步时序逻辑电路的设计设计要求：由电路功能匚豫电路结构电路构成：由小规模集成单元构成I=触发器+集成门电路由中规模集成单元构成二集成计数器、移位寄存器等+组合逻辑电路RIFI同步时序逻辑电路的设计流程:状态功能要求。根据电路的设计要求进行逻辑抽象，得1出电路的状态图或状态表。所得状态图要 全面、正确反映电路的时序逻辑关系；或状态表。对状态图进行合理的逻辑化简，并为不1同状态分配代码，得出用代码表示的电路 状态转换图；状态分配 1。根据状态转换图确定触发器个数，并得电路方程出电路次态及输出卡诺图，根据所用触发4逻辑图器类型确定驱动方程和输出方程；。根据电路方程画出逻辑图。RIFI例1：试用D触发器设计一个六进制计数器,按如图所示格雷码方式计数。计数器解：(1)确定触发器个数由于计数长度为6,而 6V23,所以共需3个触发器。由 状态 图 可得触发器次 态及计数器输出卡诺图000001/01000/101011/011 10111/0 XXX/XX X X/X110/0 100/0RIFI1HA00/0010/011X/X X X1/000X/X X Xo/m0/1100/10001 II 10 00理空军醒集 国斜斗喜率*&闺W4中游/军辛鼾镣冬用照 融宇俗麓 雄宇年系一雄冬冬住*(z)(3)检查能否自启动。产er1Qr1存在“死循环”,不能自启动！RIFI(4)求驱动方程方法：将触发器特性方程与所求对于口触发器，Qn+1=Df 得驱动方程为：(5)国电路结构若要求用JK触 发器实现，如 可求驱动方程?O4=A=。黑立,Dq 二雷】迄 输出方程：C=M：CRIFI求驱动方程方法1:代数法er1=er er1=g 年=g由jk触发器的特性方程：Q+i=JQn+KQ1同理同理.遮+|=42小C _=Q：=Q；（正+Q?=Q+Q限一对比得,/2=C，2=Qin丁。?=翅=必处J=，K=0JeT=透=至1+e一/。二至，5求驱动方程方法2：图形法在求状态方程时,0+1=jQn 十枇对比得,，2=屐、（=0.-er=er+q er人=，匕国.-+1=eM+eMJo=&，K=Q；RIFI检查能否自启动：0修改后。2的状态方程为：。产00。片=。血+。：其驱动方程为：/2=Q。工舄国RIFI(3)画电路结构由驱动方程与输出方程，得电路结构。驱动方程输出方程:c=23 4=g,焰=区l j =Q；，k=5CPRIFI同步时序电路设计的一般步骤(1)由设计要求，得状态(2)给状态中的状态编码,求出用代码表示的状态转换(3)确定触发器个数，求出触发器次态与电路输出的卡诺(4)根据触发器类型，求出状态方程及输出方程(5)检查电路能否自启动，修改无效循环实现自启动(6)求驱动方程和输出方程画 出 电路结构010.7 555定时器一种多用途的数字模拟混合单片集成电路，外接少数阻容元件可构成各种功能电路：施密特 触发器、单稳祀触发器、多谐振荡器。广泛用于信号的产生、整形、控制与检测，在工业控制、定时、电子乐器及防盗报誉等方面 应用很广。VIAI地18VtR%即2347555 65Vth%口 6阈值输入+%c电 年(“555”是指三、个5ko电阻；以771定时是指此器件在电路中常用于“定时”功能。三个等值电阻构成 分压器)两个比较器g c2基本RS触发器5电极开路三极管JVtr2触发输入为什么称为“555定时器”?5kQ_+oo一 G+5kQ(5kQ1QQ业输出RIFI复位端的作用:jRd=。=。I&=1 接受外部信号1比较器参考电压：RIFI工作原理 当瓦二控制；&招输入3劈8小0 0,.Yth g+&0j阈值 1 I,1 1 1|L-P输入；15kQ_ VTR oo V L 触发_匕+一&为-输入；0rC VR2)R=：1%O悬空Y Wr2=JCC 2右 TH y%c 则=o匚 q导通1H 2 11 右 匕H -Vcc i 3 5|1 则L不支 t 45%2=1一伤不支T 右 7 yKsc Vtr c c c c11导通二0-c c3V-c c11导通0 Jv W c c1不变不变不变V 彳V-c c10裁止1RIFI施密特触发器功熊，-波形变换电路非矩形波/边沿变 化不陡的矩形波陡的矩形波特点输出具有两个稳态（“0”和“1”）输出与输入间具有滞回特性，抗干扰能力强VS555定时器构成的施密特触发器RIFI只要干扰大小在施密特回葭路r Vr:上限阈值电压 j eJ T _K回差电压一斤：下限阈值电压 八/=V-Vj%=c c施密特反相器应用波形变换非矩形波|=矩形波RIFI应用脉冲整形不规则_K矩形信号匚力脉冲RIFI应用幅度鉴别幄度大于Vt的信号保留、幅度小于Vr的信号滤除RIFI单稳态触发器.一种 常用 的脉冲整形电路单稳态触发器的特点A没有触发脉冲作用时，电路始终处于稳态；在夕卜接触发脉冲的作用下，电路由稳态翻转到暂稳态；暂稳态维持一段时间 后,电路会 自 动返 回 到稳意。暂稳态持续时间与触发信号无关，仅取决于 电路的参数。RIFISS瞽冒萼y V TT管特第LW 夕 A 寿庄彝昌国尹A 川 3V on4 V C C4L/CA 3 vCC4 波形变换：将不规则脉冲序列整形为具有相同的 宽度和帼度、边沿陡峭的矩形脉冲。延时：如果用代替小作为控制信号，则n的下 kJ降沿比均下降沿延时了 Tw的时间宽度。应用定时单稳态触发器能够产生一定宽度的矩形脉冲,利用这个矩形脉冲可以实现定时控制。Annnn画A多谐振荡器它不需要夕卜加触发信号，就能输出一定频率和一定幅值的 矩形脉冲，因 此没有稳态，又称天稳态触发器。因矩形脉冲中包含有丰富的谐波，故称为多谐振荡器。多谱振荡器的构成l门电路+KCy 555定时器J施密特触发器YAI由555定时器构 成多谐振荡器RIFI工作原理8充电1 7当/尹1 7当-Vc c Vc c u=0；C 3 Vz Vz(J。保捡不变R1设 uc(0)=0 4L，th 6上1截止510沁|U|噎lvccUoTnRIFI多谐振荡器的周 期1*7=卬1+W2Uc1（。+）=4%;4（）二%q=A+&）ci-Ln%+-Vcc-Vcce T1=lvcc.wi“In 2=0.7（K+7?2）CRIFI 周 T 即1+%卬2=0.7+27?2)C周期占空比=U=皿=12周期 z T R1+2R2D5 0%VAI由555定时器构成 占空比可调多谐振荡器充电过程马二困+火2)。!放电过程叼=(&+夫3)。加1=0.7区+吊)。11tW2=0J(R2+R3)CT=twl+tW2=0.7(R+Z?2+7?3)Cd%&+R?T R+R?+R3调节R2,可改变D,T保持不变_l