微机原理习题集.doc

_微机原理第二章练习题及解一：单项选择题l 8086CPU复位后, 下列寄存器的值为（ C ）。A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFHl 8086CPU复位后, 下列寄存器的值为（ C ）。A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFHl 当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。A：CS B：ES C：IP D：BPl 地址锁存发生在指令周期的（ A ）时刻。A：T1 B：T2 C：T3 D：T4l 8086CPU读数据操作在总线周期的（ D ）时刻。A：T1 B：T1，T2 C：T2，T3 D：T3，T4l 8086CPU写数据操作在总线周期的（ D ）时刻。A：T1 B：T2 C：T2，T3 D：T2，T3，T4l 8086与外设进行数据交换时，常会在（ C ）后进入等待周期。A：T1 B：T2 C：T3 D：T4 l 计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。A：反相器 B：触发器 C：三态门 D：译码器l 计算机中地址锁存器采用的基本逻辑单元是（ B ）。A：反相器 B：触发器 C：三态门 D：译码器l 计算机中地址锁存器的输出信号状态是（ B ）。A：单向双态 B：单向三态 C：双向双态 D：双向三态l 8086CPU从功能结构上看，是由（ D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和20位物理地址加法器 D：执行单元和总线接口单元l 执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CSl 下列逻辑地址中对应不同的物理地址的是（ C ）。A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740Hl 8086CPU的控制线/BHE = 0，地址线A0 = 0时，有（ B ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送l 8086CPU的控制线/BHE = 1，地址线A0 = 0时，有（ A ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送l 8086CPU的控制线/BHE = 0，地址线A0 = 1时，有（ C ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送l 指令队列具有（ D ）的作用。A：暂存操作数地址 B：暂存操作数C：暂存指令地址 D：暂存预取指令l PC386计算机中，CPU进行算术和逻辑运算时，可处理的数据的长度为（ D ）。A：8位 B：16位 C：32位 D：都可以l 8086系统中，每个逻辑段的多存储单元数为（ C ）。A：1MB B：256B C：64KB D：根据需要而定l 下列说法中属于最小工作模式特点的是（ A ）。A：CPU提供全部的控制信号 B：由编程进行模式设定C：不需要8286收发器 D：需要总线控制器8288l 下列说法中属于最大工作模式特点的是（ C ）。A：M/IO引脚可直接引用 B：由编程进行模式设定C：需要总线控制器8288 D：适用于单一处理机系统l 包含在8086CPU芯片内部的是（ A ）。A：算术逻辑单元 B：主存储器单元C：输入、输出单元 D：磁盘驱动器l 8086当前被执行的指令存放在（ D ）。A：DS：BX B：SS：SPC：CS：PC D：CS：IPl 微机系统中，主机与硬盘的数据交换用（ B ）方式。A：中断控制 B：DMA控制C：查询控制 D：无条件程序控制l 芯片组中北桥芯片不能提供的功能是（ D ）。A：对CPU的支持 B：内存管理C：Cache管理 D：CPU与ISA桥的控制l 下列叙述错误的是（ D ）。A：PC/AT机用8086CPU B：PC/XT机用8088CPUC：8086CPU的寻址范围为1MB D：80286CPU的寻址范围为32MBl 同步和异步两种传输方式比较，传送效率最高的是（ C ）。A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较l 8086中，存储器物理地址形成算法是（ B ）。A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址16H+偏移地址 D：段地址10 +偏移地址l CPU访问一次存储器单元所用机器周期数由（ B ）决定。A：读取指令字节的最短时间 B：读取数据字节的最长时间C：读取数据字节的平均时间 D：写入数据字节的平均时间l 8086系统中外设请求总线控制权是通过控制线（ C ）。A：NMI B：TEST C：HOLD D：INTRl 堆栈存储器存取数据的方式是（ C ）。A：先进先出 B：随机存取 C：先进后出 D：都可以l 8086系统中，一个栈可用的最大存储空间是（ B ）。A：IMB B：64KBC：由SP初值决定 D：由SS初值决定l 存储字长是指（ B ）。A：存储单元中二进制代码组合 B：存储单元中二进制代码个数C：存储单元的个数 D：以上都是l 8086中，关于总线的叙述，错误的是（ D ）。A：数据总线中信息流是双向的 B：地址总线中信息流是单向的C：控制总线中信息流是独立的 D：以上叙述都不对l 8086的空闲周期Tt发生在（ D ）。A：T1后 B：T2后 C：T3后 D：T4后l 8086CPU中，控制线/RD和/WR的作用是（ C ）。A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制l 8086CPU中，控制线DT/R的作用是（ A ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制l 8086CPU中，控制线ALE的作用是（ D ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制l 8086CPU中，控制线/DEN的作用是（ C ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制l 8088CPU中，需要数据总线收发器芯片8286（ A ）。A：1片 B：2片 C：8片 D：16片l 8086CPU中，需要数据总线收发器芯片8286（ B ）。A：1片 B：2片 C：8片 D：16片l 8088CPU中，需要地址锁存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，需要地址锁存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，确定下一条指令的物理地址的算术表达式为（ A ）。A：CS16IP B：DS16SIC：SS16SP D：ES16DIl 若某CPU具有64GB的寻址能力，则该CPU的地址总线宽度为（ B ）。A：64 B：36 C：32 D：24l 当8086与外设交换数据时，常会在（ C ）进入等待周期Tw。A：T1与T2之间 B：T2与T3之间C：T3与T4之间 D：T4与T1之间l 若寄存器中的数左移2位且无溢出，则新数值是原数值的（ C ）。A：1倍 B：2倍 C：4倍 D：8倍l 若寄存器中的数右移1位且无1数移出，则新数值是原数值的（ B ）。A：一倍 B：1/2倍 C：1/4倍 D：1/8倍l 8086CPU有（ C ）个16位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ C ）个8位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ B ）个16位的段寄存器。A：2 B：4 C：8 D：16l 8086CPU共有（ D ）个16位寄存器。A：4 B：8 C：10 D：14l 8086CPU能够直接执行的语言是（ B ）。A：汇编语言 B：机器语言 C：C语言 D：JAVA语言l 8086CPU响应可屏蔽中断后，不能自动执行的是（ A ）。A：保存所有寄存器中的内容 B：保存指令指针寄存器IP中的内容C：保存状态寄存器F中的内容 D：不能响应较低级别的中断l 在计算机中，字节的英文名字是（ B ）。A：bit B：byte C：bout D：bpsl Pentium芯片有8KB指令Cache和数据Cache，作用是（ C ）。A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度 D：对外存和主存进行管理l 在DMA方式下，CPU与总线的关系是（ C ）。A：CPU只能控制地址总线 B：CPU只能控制数据总线C：CPU与总线为隔离状态 D：CPU与总线为短接状态l 80486CPU与80386CPU比较，内部增加的功能部件是（ C ）。A：分段部件和分页部件 B：预取部件和译码部件C：Cache部件和浮点运算部件 D：执行部件和总线接口部件l 8086CPU中，时间周期、指令周期和总线周期的费时长短的排列是（ C ）。A：时间周期指令周期总线周期 B：时间周期总线周期指令周期C：指令周期总线周期时间周期 D：总线周期指令周期时间周期l 16个字数据存储区的首址为70A0H：DDF6H，末字单元的物理地址为（ C ）。A：7E7F6H B：7E816H C：7E814H D：7E7F8Hl 8个字节数据存储区的首址为70A0H：DDF6H，末字节单元的物理地址为（ D ）。A：7E7F6H B：7E7FEH C：7E714H D：7E7FDHl CPU对存储器访问时，地址线和数据线的有效时间关系为（ B ）。A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效l 8086CPU由两部分组成，即执行单元和（ B ）。A：运算器单元 B：总线接口单元C：寄存器单元 D：控制器l Pentium微处理器的内部数据宽度为（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium微处理器中共有（ B ）段寄存器。A：4个 B：6个 C：8个 D：7个l Pentium 4与80486DX相比，其特点是（ D ）。A：有浮点处理功能 B：有Cache存储器C：内部数据总线为32位 D：外部数据总线为64位 l Pentium 4微处理器物理地址的最大存储空间是（ B ）。A：256MB B：4GB C：64GB D：64TB l Pentium 4微处理器可寻址的最大存储空间是（ C ）。A：256MB B：4GB C：64GB D：64TBl Pentium 微处理器的内部数据宽度是（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium 微处理器中共有几个段寄存器（ C ）。A：4个 B：5个 C：6 D：7个l Pentium 微处理器进行存储器读写操作时，时钟周期T1完成（ B ）操作。A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数二：填空题l 某存储器单元的实际地址为2BC60H，若该存储器单元所在段首地址为2AF0H，则该存储器单元的段内偏移地址为（ 0D60H ）。l PC/XT微机开机时，第一条执行的指令存放地址为（ FFFF0H ）。l 8086CPU复位后，寄存器CS中的值为（ FFFFH ）、IP中的值为（ 0000H ）、DS中的值为（ 0000H ）。l 8086执行部件EU中的控制单元从（ 指令队列缓冲器 ）中取指令。l 8086总线接口部件BIU中的指令队列缓冲器经总线从（ 存储器 ）中取指令。l 一数据类型为字的数据8BF0H存放在存储器偶地址单元处，完成16位数据读取需总线周期数为（ 1个 ）。l 一数据类型为字的数据8BF0H存放在存储器奇地址单元处，完成16位数据读取需总线周期数为（ 2个 ）。l 三态门有三种输出状态，即高电平、低电平和（ 高阻态 ）。 l 从地址/数据复用线中分离出地址信息需用（ 锁存器 ）芯片。l 8086CPU复位后，寄存器中的值进入初始状态，问此时（CS）=（ FFFFH ）、（IP）=（ 0000H ）、（DS）=（ 0000H ）。l 8086CPU中有8个16位通用寄存器，它们是（ AX ）、（ BX ）、（ CX ）、（ DX ）、（ SP ）、（ BP ）、（ SI ）、和（ DI ）。l 8086CPU中有8个8位通用寄存器，它们是（ AH ）、（ AL ）、（ BH ）、（ BL ）、（ CH ）、（ CL ）、（ DH ）、和（ DL ）。l 8086CPU中有4个16位段寄存器，它们是（ CS ）、（ DS ）、（ ES ）、和（ SS ）。l 8086CPU的标志寄存器中有3个控制标志位，符号是（ IF ）、（ DF ）、（ TF ）；有6个状态标志位，符号是（ CF ）、（ OF ）、（ AF ）、（ ZF ）、（ SF ）、（ PF ）。l 8086CPU响应可屏蔽中断的条件是（ IF = 1 ）。l 若单步调试程序时，应设定控制标志TF为（ 1 ）。l 状态标志OF用于（ 有符号数 ）的（ 溢出 ）标志。l 状态标志CF用于（ 无符号数 ）加法的（ 进位 ）标志或减法的（ 借位 ）标志。l 状态标志AF又称为（ 辅助进位 ）标志。l 当运算结果为0时，状态标志ZF的值为（ 1 ）。l 状态标志SF仅能用于（ 有符号数 ）的运算中。l 8086CPU将1MB存储器空间分为（ 若干个 ）段，每段存储量不超过（ 64KB ）。l 实际地址又称为（ 物理 ）地址，用（ 20 ）位二进制或（ 5 ）位十六进制表示；逻辑地址由（ 段首 ）地址和（ 段内偏移 ）地址构成，均用（ 16 ）位二进制表示。l 控制线DT/R用于控制（ 双向缓冲器 ）的方向有效端；/DEL用于控制（ 双向缓冲器 ）的片选有效端。l 当INTR端输入一个（ 高 ）电平时，（ 可屏蔽中断 ）获得了中断请求。l 当NMI端输入一个（ 上升沿 ）触发时，（ 非屏蔽中断 ）获得了中断请求。l 8086CPU由（ 执行 ）单元EU和（ 总线接口 ）单元BIU两部分组成。l 在8086CPU 的EU 单元中，运算器 ALU 除完成算术运算及逻辑运算外，还可完成（ 16位偏移地址 ）运算。l 在8086CPU 的BIU单元中，地址加法器的入口数据是（ 16 ）位，出口数据是（ 20 ）位。l 8086CPU和8088CPU的片内数据线为（ 16 ）位；8086CPU的片外数据线为（ 16 ）位；8088CPU的片外数据线为（ 8 ）位。l 8086CPU的指令队列由（ 6 ）个8位的移位寄存器组成；8088CPU的指令队列由（ 4 ）个8位的移位寄存器组成。l 指令队列的作用是（ 存放译码器将要译码的指令 ）。l 8086CPU采用指令流水线结构的特点是（ 提高CPU执行速度 ）。l 32位地址5890H：3200H表示的实际址址为（ 5BB00H ）。l 8086CPU的1MB存储空间由（ 奇 ）库和（ 偶 ）库组成，每个库的最大容量为（ 512KB ）；控制线/BHE控制（ 奇 ）库的有效；地址线A0控制（ 偶 ）库的有效。l 若控制线/BHE = 0、地址线A0 = 0，可完成（ 16 ）位数据操作；若。控制线 /BHE = 1、地址线A0 = 0，可完成（ 低8 ）位数据操作。l 8086CPU从存储器单元中读取数据时，控制线/RD应输出（ 低 ）电平、/WR应输出（ 高 ）电平；8086CPU向存储器单元中写入数据时，控制线/RD应输出（ 高 ）电平、/WR应输出（ 低 ）电平。l 计算机中存储器按（ 字节 ）组织，即每个存储单元含（ 8 ）个二进制位。l 堆栈操作应满足（ 前进后出 ）的原则；指令队列应满足（ 前进先出 ）的原则。l 堆栈操作中，SP总是指向堆栈的（ 堆顶 ）。l CPU寻址外设有（ 独立编址 ）和（ 统一编址 ）两种方式，8086CPU采用（ 独立编址 ）。l 8086CPU寻址外设为独立编址方式，使用专门的指令为（ IN ）和（ OUT ）。l I/O端口与存储器统一编址的主要优点是（ 不需要专用控制线判别 ）。l I/O端口与存储器独立编址的主要优点是（ I/O端口不占用存储器单元 ）。l 8086CPU地址/数据线复用线在（ T1 ）时刻分离地址线，此时8086CPU控制线ALE应输出（ 高 ）电平。l 当存储器的读取时间大于CPU的读出时间时，8086CPU根据控制线READY的状态，应在周期（ T3与T4 ）间插入（ 等待 ）周期。l 若8086CPU工作于最小工作方式，控制线MN/MX应接（ 高 ）电平；若8086CPU工作于最大工作方式，控制线MN/MX应接（ 低 ）电平。l 当8086CPU向存储器写数据时，控制线DT/R应输出（ 高 ）电平；当8086CPU从存储器读数据时，控制线DT/R应输出（ 低 ）电平。l 规则字既应从存储器的（ 偶 ）地址存放（ 字以上 ）数据；非规则字既应从存储器的（ 奇 ）地址存放（ 字以上 ）数据。l 8086CPU可访问（ 64K ）个I/O字节端口；（ 32K ）个I/O字端口。l 在数据传送时，DMA方式与中断方式比较，主要优点是（ 数据传送速度快 ）。l 差错控制法中常用奇偶校验码和CRC校验码，在每一字节的末尾增加1比特的是 （ 奇偶校验码 ）。l 8086CPU中，设堆栈段寄存器（SS）=2000H；堆栈栈顶指针寄存器（SP）=0100H，执行指令PUSH SP后，（SP）=（ 00FEH ）；栈顶的物理地址是（ 200FEH ）。l 8088CPU的片内数据线为（ 16 ）条，片外数据线为（ 8 ）条。l 8086CPU的片内数据线为（ 16 ）条，片外数据线为（ 16 ）条。l 若CPU的地址总线宽度为 N ，则可寻址（ 2N ）个存储器单元。l 8086工作于最小工作模式时，控制总线由（ CPU本身 ）产生，工作于最大工作模式时，控制总线由（ 总线控制器8288 ）产生。l CPU不同功能的控制线具有传送（ 方向 ）和控制（ 电平 ）的特征。l 从地址/数据复用线中分离出地址信息需用逻辑芯片（ 锁存器 ）。l 地址/数据复用线中的双向数据传送需用逻辑芯片（ 双向缓冲器 ）。l 8086CPU的控制线ALE接逻辑芯片锁存器的（ 锁存触发有效 ）端。l 8086CPU的控制线/DEL接逻辑芯片双向缓冲器的（ 片选有效 ）端。l 8086CPU的控制线DT/R接逻辑芯片双向缓冲器的（ 方向控制 ）端。l 8086CPU采用指令流水线结构的特点是为了提高（ CPU执行速度 ）。三：判断题l 8086CPU和8088CPU都是16位微处理芯片（ ）。l 8086CPU和8088CPU的片内数据线均为16位（ ）l 8086CPU和8088CPU的片外数据线均为16位（ ）。l 8086CPU和8088CPU的字长均为16位（ ）。l 8086CPU中一个字数据可存放在一个存储单元（ ）。l 8086CPU和8088CPU的地址线均为20位（ ）。l 8086CPU中，数据线D0D15和地址线A0A15为复用引脚（ ）。l 8088CPU中，数据线D0D15和地址线A0A15为复用引脚（ ）。l 若CPU的地址线为N条，则可寻址2N个存储器单元（ ）。l 当计算机主频确定后，数据线条数愈多则处理数据的能力愈强（ ）。l 当计算机主频确定后，地址线条数愈多则处理数据的能力愈强（ ）。l 8086CPU和8088CPU的指令队列长度均一样（ ）。l 执行转移指令时，指令队列中的原内容不变（ ）。l 8086CPU中的通用寄存器仅能16位操作（ ）。l 8086CPU的16位标志寄存器中每位均有确定含义（ ）。l 8086CPU的EU单元中，ALU为16位加法器（ ）。l 8086CPU的BIU单元中，地址加法器为16位加法器（ ）。l 8086CPU的EU单元直接经外部总线读取数据（ ）。l 8086CPU的BIU单元直接经外部总线读取数据（ ）。l 与堆栈操作有关的寄存器有SS、SP和BP（ ）。l 8086CPU的堆栈操作应满足先进后出的原则（ ）。l 8086CPU的指令队列操作应满足先进后出的原则（ ）。l 堆栈指针寄存器SP总是指向堆栈的栈顶（ ）。l 堆栈基址寄存器BP总是指向堆栈的栈底（ ）。l 与程序操作有关的寄存器有CS和IP（ ）。l 与源数据块操作有关的寄存器有DS和SI（ ）。l 与目的数据块操作有关的寄存器有ES和DI（ ）。l 寄存器BX可8位操作也可16位操作（ ）。l 寄存器BP可8位操作也可16位操作（ ）。l 寄存器ES可8位操作也可16位操作（ ）。l 从CPU的地址/数据复用线中分离地址线需用缓冲器（ ）。l 8086CPU允许在一个存储单元中存入8位数据或者16位数据（ ）。l 计算机的内存储系统中，每个存储单元仅能存放8位二进制数（ ）。l 物理地址确定后，逻辑地址具有唯一性（ ）。l 由于8086CPU有20条地址线，所以有一个20位的地址寄存器（ ）。l 由于8086CPU有20条地址线，所以可寻址1MB的存储空间（ ）。l 由于8086CPU有20条地址线，所以可寻址1MB的I/O端口（ ）。l 8086CPU可寻址64K个字节数据的I/O端口（ ）。l 8086CPU可寻址64K个字数据的I/O端口（ ）。l 8086CPU对存储器单元和I/O端口进行统一编址（ ）。l 8086CPU的1MB存储空间可分为若干个逻辑段（ ）。l 8086CPU的每个逻辑段的存储容量不能超过64KB（ ）。l 8086CPU不允许多个逻辑段重叠或交叉（ ）。l 8086CPU允许代码段和数据段重叠（ ）。l 规则字即存放字节数据的存储单元地址必顺为偶地址（ ）。l 规则字即存放字数据的存储单元地址必顺为偶地址（ ）。l 规则字、非规则字的读写周期数均一样（ ）。l 8086CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ ）。l 8088CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ ）。l 奇库的8位数据线接16位数据总线的低8位（ ）。l 偶库的8位数据线接16位数据总线的低8位（ ）。l 当控制线/BHE输出高电平时，可完成16位数据传送（ ）。l 8086系统中，存储器偶库的片选有效控制信号由地址线A0提供（ ）。l 8086系统中，存储器奇库的片选有效控制信号由控制线/BHE提供（ ）。l 8088系统中有控制线/BHE（ ）。l 8088CPU将1MB的存储空间分为奇库和偶库（ ）。l 8086CPU的字存储中，低地址存字的高8位，高地址存字的低8位（ ）。l 8086CPU的字存储中，低地址存字的低8位，高地址存字的高8位（ ）。 l 寄存器寻址比存储器寻址的运算速度快（ ）。l 执行转移指令时，指令队列中的原内容不变（ ）。l 若指令中源、目的操作数均为寄存器操作数，则总线操作无效（ ）。 l 在8086CPU的引脚中，地址线引脚和数据线引脚是复用的（ ）。l 在8086CPU的引脚中，控制线引脚和数据线引脚是复用的（ ）。l 8086CPU在总线周期的T1时刻从地址/数据复用线中分离出地址信息（ ）。l 8086CPU在总线周期的T1时刻从地址/数据复用线中分离出数据信息（ ）。l 在总线周期的T1时刻分离出的地址信息应在整在总线周期内保持（ ）。l 从CPU的地址/数据复用线中分离地址线需地址锁存器（ ）。l 8086CPU的控制线ALE在总线周期的T1时刻输出高电平（ ）。l 当控制线READY输出高电平时，应在周期T3、T4间插入等待周期（ ）。l 控制线/DEL输出低电平时，双向缓冲器片选有效（ ）。l 控制线DT/R输出低电平时，CPU写数据有效（ ）。l 控制线DT/R控制存储器芯片读写有效端（ ）。l 控制线/RD控制存储器芯片读有效端（ ）。l 控制线RESET输入高电平复位后，段寄存器CS中的值为全0（ ）。l 8086CPU上电复位后，执行第一条指令的实际地址为FFFF0H（ ）。l 8086CPU上电复位后，数据段寄存器DS中的值为全0（ ）。l 8086CPU的中断向量表由128个字节构成，可提供32个中断向量（ ）。l PC/XT机的中断向量表由128个字节构成，可提供32个中断向量（ ）。l 执行INT 10H时，中服程序的入口地址在00040H开始存放（ ）。l 每一个中服程序的入口地址占用中断向量表的4个地址（ ）。 l 当可屏蔽中断INTR获得高电平时有可屏蔽中断请求发生（ ）。l 当非屏蔽中断NMI获得高电平时有非屏蔽中断请求发生（ ）。l 响应可屏蔽中断INTR的条件是控制标志位IF必须清0（ ）。l 响应非屏蔽中断NMI的条件是控制标志位IF必须置1（ ）。l 8086CPU响应中断后应将标志位IF和TF置1（ ）。l 8086CPU工作于最小工作模式时，控制线由8086CPU提供（ ）。l 8086CPU工作于最大工作模式时，控制线由8086CPU提供（ ）。l 80486CPU的数据总线和地址总线都是32位（ ）。四：简答题l 计算机中，CPU的地址线与访问存储器单元范围的关系是什么？【解】：在计算机中，若CPU的地址线引脚数为N条，则访问存储器单元的数量为2N个，访问存储器单元范围为02N-1。l 8086CPU中指令队列的功能和工作原理？【解】：8086CPU中指令队列的功能是完成指令的流水线操作。BIU单位经总线从程序存储器中读取指令并放入指令队列缓冲器，EU单元从指令队列缓冲器中获取指令，因EU并未直接从程序存储器中读取指令，而是经指令队列缓冲，使取指和执指能同时操作，提高了CPU的效率。l 8086CPU的堆栈操作原理？【解】：8086CPU的堆栈是一段特殊定义的存储区，用于存放CPU堆栈操作时的数据。在执行堆栈操作前，需先定义堆栈段SS、堆栈深度（栈底）和堆栈栈顶指针SP。数据的入栈出栈操作类