串扰形成机理.pdf

5、串扰分析 当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势。如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。信号频率变高，边沿变陡，印刷电路板的尺寸变小，布线密度加大等都使得串扰越来越成为一个值得注意的问题。而随着电子工程师不断把设计推向技术与工艺的极限，串扰分析变得越来越重要。本节讨论的串扰问题是高速、高密度电路设计中需要重点考虑的问题，下面的仿真结果均是使用 Mentor Graphics 公司的 Interconnect Synthesis（IS）软件完成的。5.1、串扰的基本概念 串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（Aggressor）上的电压变化在被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压，W、P 和 L 的性值分能为 W=5mils，P=5mils，L=1.3inches，两线均为摆者面前传输线。PCB 板的个重设要为：电扰课扰电常过起r 为 4.5，为 8 T 板（4 个信号者和 4 个电源压），8 T 板的信号为：1 TST信号者，2 T 电源压（GROUND），3 T中需信号者，4 T 电源压（VCC），5 T 电源压（GROUND），6 T 中需信号者，7 T电源压（VCC），8 TT信号者。率者设计的电扰课变度均为 7.2mil。信号速发子和的电子均使用法正 TTL 工艺是件的 IBIS c 型。以下仿真作 AB 线领刷作干扰源点考，路信号频率为 f1，而印 CD 线领刷作被干扰对象点考，路信号频率为 f2，f1 和 f2 的板尺频率均为 20MHz。（1）电流流向对串扰的寸布 串扰是与种向技术的，路线形是电流流本）向的密重，已加我们作应两种情况的信号仿真。等一种情况是干扰源线领与被干扰对象线领的电流流向相同，等都种情况是干扰源线领与被干扰对象线领的电流流向相下（AB 线领中的速发源与使得越来飞要，值飞于 B点的为速发源，而飞于 A 点的为使得），在已两种情况下，AB 和 CD 线领都加注 20MHz的信号，意 5.4 xynzD 点的串扰工值，串扰的线形仿真结果如图 14。图中，不边图（a）们以为电流流向为同向时的串扰线形，、边图（b）们以为电流流向为高向时的串扰线形，边串扰1#和边串扰2#$%指的线形分能为被干扰对象情况 D 点和今着 C 点的串扰信号线形。由仿真结果可极，电流流向为高向时的串扰（情况串扰工值为 357.4mV）要大于电流流向为同向时的串扰（情况串扰工值为 260.7mV），值图 14 中 AB 线领的速发源与使得速来飞要发，展的信号的频率电析子变，设是在被干扰对象上的串扰计加大大。同时由图 14 可以由点，当子变干扰源信号线上电流的流本）向本，在被干扰对象上的串扰极性域子变大。已度与被干扰对象上的串扰电压的大小和极性都是与相应干扰源上信号的电流流向技术的。23，我们仿发经在被干扰对象的使得着 D 点的串扰和值大于被干扰对象限本况 C点的串扰和值，已度与随着串扰是感应耦合结积的结果，因此一型大于艺况串扰，已域是为已经被干扰对象线领的随着 D 点通常被作为考公线领工值串扰电压大小的飞要，为在串扰一种中需要被重点考虑的趋因。（2）两线计同 P 与两线时保持度 L 对串扰大小的寸布 对于图 13 的两线系统，我们件耦应完种情况的仿真：流一种情况是在两线计同和时保持度不变的何件下，如何被干扰对象的串扰，等都种情况是在两线时保持度不变的前提下，印两线计同在加领 10mils，的发如何被干扰对象的串扰，等。种情况是在两线计同不变的何件下，印两线的时保持度在加领 2.6inches，的发如何被干扰对象的串扰。对以上完种情况的仿真，线领 AB 上的信号频率均为 100MHz。意 3 为相应的仿真概件与被干扰对象情况 D 点的串扰工值，图 15 为两线计同 P 和时保持度 L Q 不同值时，被干扰对象点考上限本况与使得着的串扰线形。图中，边串扰1#$%指的线形为两线计同 P 和时保持度 L 不变时程对应的缩系何件下的串扰信号，而边串扰2#和边串扰3#$%指的线形分能为两线时保持度 L 不变、计同 P C 大一统和两线计同不变、时保持度在大一统时程对应的串扰信号。（3）干扰源信号频率意上几时计对串扰的寸布 干扰源信号的频率变化会对被干扰对象上的串扰产生一加的寸布，已加对图 13 中干扰源点考 AB 上的信号频率 f1 分能性 20MHz、50MHz、100MHz、200MHz、300MHz、400MHz、500MHz 等频率值时，被干扰对象上的串扰势保大仿真，仿真结果上：4，同时图 17 xynf1 分能性 20MHz、100MHz、300MHz、500MHz 时的串扰线形，已 4种频率程对应的线形分能为边串扰1#、扰2#、扰3#、扰4#$%指的线形。由仿真结果可上，随着干扰源信号频率的在加，被干扰对象上的串扰和值域随设在加，当干扰源信号频率性值为 100MHz 以上时，工值串扰在加得成而，而当路频率为300MHz 以上时，被干扰对象上的串扰已经随领大无法容况的程度。已度与被干扰对象上的串扰电压与干扰源信号的频率性值成正对，当干扰源频率大于 100MHz 时，布工线性布要的程师来一种串扰。同时，由图 17 4 可以由典，当干扰源频率大领一加程度时，如图中法把推4#$%指的线形，不对应的干扰源频率为 500MHz，已时可以产因由典被干扰对象的今着 C 点的串扰已经大于形情况 D 点的串扰，已度与此时容性耦合已经、过感性耦合而成为串要的干扰因推，已种情况下不设要象通常一重当分随着串扰，而为需要析者当今经常容触被极限的今着串扰。由上面的分析仿真可极，干扰源频率的在加会导致串扰的在加，设已是本节意的着干扰源频率能电时，不对被干扰对象的串扰寸布展能电子设计领是本象的。因为域在着一，容触被极下的对串扰寸布极大的因推，不展是干扰源线领中限本源的上几/下仿时计，图 18 是对同一布线结完们作的仿真，不同的是图（a）和图（b）中使用应两个不同的干扰源。对于图边图（a）中的串扰仿真，干扰源源用的速发源是真期工艺的子件，路上几时计为 6ns ，而、边图（b）中的串扰仿真则是基于一个小析 0.5ns 上几时计的速发源件耦的，图中法把推1#和边串扰2#$%指分能为被干扰对象情况和今着的串扰线形。由图可上，对于上几时计不同的速发源，被干扰对象的随着串扰工值由图（a）中的不领 0.5V 上几点图（b）中的的今 3V。在此断中，电路的布在布线结完：形图技术的型今个重都电析子变，而干扰源信号的频率不已性寸经电的频率值，经要线用结技0.5ns 上几时计的速发源，被干扰对象都会技期大的串扰产生，图 5.42 的仿真结果都是基于干扰源频率 f1=20MHz 时作典的。由此可上，在重成电路中，板大信号频率对串扰析能大寸布高，信号的上几/下仿时计摆边沿变化（上几沿和下仿沿）对串扰的寸布为大，边沿变化越而，串扰越大。由于在经一高速重成电路的设计中，小析而速上几时计的子件的应用越来越种趋，因此对于均类是件，值使路信号频率不高，在布线时域应件真对噪以完基过大的串扰产生。的今着串扰线形（图 a）和随着串扰线形（图 b）。意 5 xyn被干扰对象的随着工值串扰。由仿真结果可上，传输线与时时面的同摆，值传输线与时时面设计的电扰课者的变度对串扰的寸布成大，对于同一布线结完，当电扰课者的变度在大一统时，串扰与同加大大，高设，当电扰课者变度保小时，串扰析与同保小。，高，由：5 可以由典，对于同重的电扰课者变度，前化传输线的串扰要小于噪声传输线的串扰，由此可极，时时面对不同结完的传输线的寸布域是不同的。因此在高速电路布线时，如前化传输线的提度者种能面前个要重，要经使用声仿传输线可以对使用噪声传输线课得为题的串扰一种注果。5.3、信对串扰的几点重要结论 通过以上分析与串扰仿真结果，已加号结典应一频当于串扰的重要结论，大变已频结论对于高速设计是致常重要的。!，串扰小析如下对性：a 串扰是线计的信号耦合，在串扰域在的信号线中，干扰源常常考是被干扰对象，而被 干扰对象同时域是干扰源虑 a 串扰分为发向串扰和前向串扰两种，传输线上正意一点的串扰为都者设和。对于技着&c的时时面的前化传输线，由于图对于感性耦合和容性耦合技着成题的时印，因此感 中：PCB 技术点论几典艺 http:/ http:/ http:/ http:/