布图规划和布局.pptx

第十二章布图规划和布局布图规划电源规划布局扫描链重组提纲2布图规划布图规划(Floorplan)芯片物理设计的最初步骤对芯片大小、输入输出单元、硬核模块、布线通道的规划布图规划的目标确定芯片的面积确保时序的收敛保证芯片的稳定满足布线的要求布图规划4布图规划所需的数据5类 型种 类特 征设计网表Gate-level netlist,（例如：chip_design.v）单个完整文件或多个文件设计约束文件chip_design.sdc与时序要求相关的文件物理库文件standard.lef,io.lef,rom.lef,ram.lef 单个完整文件或多个文件时序库文件standard.lib,io.lib,rom.lib,ram.lib 单个完整文件或多个文件I/O文件I/O constraints file单个文件布图要求文件Floorplan configuration file 单个文件(A)输入输出通过Pin连接，用于子模块或硬核模块(B)输入输出通过Pad连接，最常见的芯片设计方式(C)输入输出Pad做成固定模块，用于ASIC芯片设计输入输出单元的放置6芯核区域SH13/I1043SH15/1479SH14/I1033SH16/I761芯核区域模块区域A：输入输出pinsB：输入输出padsC：输入输出端口模块倒置封装(Flip-Chip)及输入输出单元分布示意图倒置封装输入输出单元分布78大家应该也有点累了，稍作休息大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点9模拟电路供电单元采用指定类型，若芯片I/O单元比较宽松，可使用双绑定保证稳定工作数字电路供电单元给I/O单元供电的单元，根据I/O单元的功耗、输出单元驱动能力、同步开关噪声(SSO)等估算给核心电路供电的单元，根据芯片功耗、供电电压、供电电流估算隔离单元隔离数字供电单元和模拟供电单元输入输出单元的供电10PLL的输入输出单元连接输入输出单元供电举例11延迟预估在布图规划和布局之前，对芯片的时序进行理想情况下的零线负载模型做延迟分析，验证当前网表是否有较好的时序若在理想情况下，时序已经很紧张，应当重新优化网表或RTL代码，缩短关键路径延迟延迟预估方法展平式设计层次化设计布图规划与延迟预估12利用线负载模型和扇出数估算负载电容不同厂商的线负载模型和理论模型分布不尽相同展平式设计延迟预估13层次化设计延迟预估14层次化设计时钟树延迟预估15左：宏模块布局实例右：布线通道的预留宏模块布局和布线通道16电源规划左：电源环和电源条线，设计中没有宏单元中：左下角为宏单元，其上方和右侧的电源线形成模块电源环右：多电源多电压设计中的电源环分布电源环和电源条线18数字电路电源网络设计电源连接关系的定义，Global Net Connection芯片核心(Core)部分的电源环设计，Power Ring芯片内所包含的硬核(Block)的电源环设计，Block Ring芯片核心内部纵横交错的电源网格设计，Power Stripe芯片的供电单元与电源环的连接，I/O Cell Power芯片内部电源网格和硬核电源环连接部分的设计，Ring Pins标准单元的供电网络与核心电源网格总连接设计，Followpins输入输出单元电源环设计，I/O Cell Power Ring电源网络设计19电源的定义全局电源的定义连接关系的定义全局电源网络连接把相应的端口和网络连接到合适的电源和地网络上去连接信息一部分包含在网表中，另一部分包含在相应的LEF文件中全局电源20(A)四方规则的电源环；(B)RAM的模块电源环；(C)多边形电源环电源环21(a)(b)(c)电源环宽线的处理：开槽(Slotting)和分离(Splitting)电源环宽线的处理22电源网格结构特征电源条线23数字与模拟混合供电24布局布局(Placement)对标准单元的布局I/O单元和宏单元的布局在布图规划阶段已经完成布局的目标各模块的位置相对确定，整个设计拥塞程度相对均匀合理，基本满足布通的要求满足设计规则的要求芯片的时序和供电较为良好布局26展平式布局模块的摆放和布局标准单元的摆放和优化层次化布局子模块约束类型的制定子模块大小位置的制定展平式和层次化布局27子模块位置的放置子模块位置的放置28子模块位置的调整子模块位置的调整29子模块面积的调整子模块面积的调整30拥塞预估拥塞，Congestion在每个布线格内，估算并统计所需要的纵向通道和横向通道数量当全局拥塞很小，但存在局部拥塞较大的情况时，需要对设计进行优化时序预估只需要做建立(Setup)时间预估，不需要做保持(Hold)时间预估此时还没有进行时钟树综合，保持时间违例通常在时钟树综合之后优化供电预估对芯片的功耗、电压降、电迁移进行评估由于时钟树尚未综合，功耗估计值会偏小布局目标预估31扫描链重组定义扫描链的起点和终点使这些起点和终点与综合时所选定的起点和终点保持一致通过DEF文件进行定义包括扫描链的名称、起点、终点、所穿过的缓冲单元、所包含的扫描触发器单元名称等工具可以识别出完整的扫描链扫描链定义33左：扫描链重组前；右：扫描链重组后扫描链在时钟树综合之后进行，减小扫描的走线长度，节约布线空间扫描链重组34设计交换格式DEF，Design Exchange Format展平式的设计网表文件，跨平台、易兼容、语法简单一种带有物理信息的网表除连接关系外，还定义了芯片面积、布图规划区域、电源域、标准单元行、标准单元位置属性、端口位置信息、布线内容、线网连接等物理设计交换格式(PDEF)已经终止使用并被DEF取代物理设计交换文件35本章结束