74HC138芯片资料.doc

74HC138芯片资料74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。一、 主要特性1、 采用CMOS工艺2、 低功耗3、 工作电压：26V4、 封装形式 ：SOP16管脚说明逻辑图真值表：电气参数正常工作范围（Ta=-40+80）参数符号最小典型最大单位测试条件逻辑电源电压VDD3.05.05.5V-高电平输入电压VIH3.0VVDD=5.0V低电平输入电压VIL2.0VVDD=5.0V极限参数（Ta=25）参数符号范围单位逻辑电源电压VDD-0.5+7.0V逻辑输入电压VII-0.5 VDD+0.5V功率损耗PD400mW工作温度Topt-40+80储存温度Tstg-50+150直流特性参数符号最小典型最大单位测试条件高电平输出电压VOH4.9VVDD=5.0V低电平输出电压VOL0.1VVDD=5.0V静态电流损耗IDD1uAVDD=6.0V输出端口驱动电流IOH-32-40mAVDD=5.0VIOL4656mAVDD=5.0V交流特性参数符号最小典型最大单位测试条件输出上升延时tPLH4nsVDD=5.0VF=250KHzCL=30P波形图见图一测试电路见图二输出下降延时tPHL5ns输出上升沿tr5ns输出下降沿tf5ns