异步时序电路.pptx

数字逻辑基础数字逻辑基础第五章第五章 异步时序电路异步时序电路异步时序电路的分类异步时序电路的分类n基本型异步时序电路基本型异步时序电路 没有触发器，依靠电路反馈记忆状态，输没有触发器，依靠电路反馈记忆状态，输入信号为电平型信号。入信号为电平型信号。n脉冲性异步时序电路脉冲性异步时序电路 依靠触发器记忆状态，输入为脉冲信号依靠触发器记忆状态，输入为脉冲信号（时钟信号），但是没有统一的时钟，并（时钟信号），但是没有统一的时钟，并且将时钟作为显式的输入对待。且将时钟作为显式的输入对待。5.1 基本型异步时序电路分析基本型异步时序电路分析n基本型异步时序电路的模型基本型异步时序电路的模型输入变量系统状态激励状态输出变量系统总态x1,.xm,y1,.yr基本型异步时序逻辑模型的描述基本型异步时序逻辑模型的描述n基本型异步时序电路的稳定条件是基本型异步时序电路的稳定条件是y=Y。换句话。换句话说，在系统达到稳定以后，说，在系统达到稳定以后，Y和和y总是相同的。总是相同的。n正因为如此，在基本型异步时序电路中不能将正因为如此，在基本型异步时序电路中不能将y和和Y分别看作现态和次态。分别看作现态和次态。基本型异步时序电路分析的例子基本型异步时序电路分析的例子激励状态激励状态系统状态系统状态假想的延时环节假想的延时环节系系统统总总态态y1y2Y1 Y2x1x2=00 x1x2=01 x1x2=10 x1x2=110000011011010101010110101010101111111111时的时的激励函数激励函数和和系统流程表系统流程表稳定状态稳定状态Y与与y相同相同非稳定状态非稳定状态Y与与y不同不同状态转换过程状态转换过程状态转换图状态转换图功能功能：类似抢答器：类似抢答器初始总态初始总态基本型异步时序电路状态转换的特点基本型异步时序电路状态转换的特点n假定所有输入中每次只有一个输入发生改假定所有输入中每次只有一个输入发生改变，所以没有类似变，所以没有类似0011的状态转换。的状态转换。n输入改变以后，到达的总态如果是不稳定输入改变以后，到达的总态如果是不稳定总态，则状态转换过程将继续进行，直到总态，则状态转换过程将继续进行，直到到达稳定总态。到达稳定总态。基本型异步时序电路分析的一般过程基本型异步时序电路分析的一般过程激励方程激励方程输出方程输出方程状态流程表状态流程表标出稳定状态标出稳定状态状态转换图状态转换图或时序图或时序图电路功能电路功能描述描述正确区分各变正确区分各变量之间的关系量之间的关系作状态转换图要包作状态转换图要包含所有稳定状态和含所有稳定状态和所有转换途径所有转换途径作时序图时要考虑作时序图时要考虑实际的输入情况实际的输入情况结合实际的输结合实际的输入情况讨论电入情况讨论电路的功能路的功能另一个例子的分析另一个例子的分析n电路电路激励激励状态状态输入输入输出输出n激励函数和状态流程表激励函数和状态流程表初始状态初始状态共有共有8个稳定状态个稳定状态n状态转换图状态转换图包含所有稳定状态和所有转换途径包含所有稳定状态和所有转换途径n在特定输入条件下的时序图在特定输入条件下的时序图在输入在输入x1x2=00,01,11,10,00,01,11,01,11,10,00,10,00序列下，序列下，x1x2y1y2=0000,0110,1111,1011,0000,0110,1111,0101,1101,1000,0000,1000,0000n功能描述功能描述若在输入若在输入x2为逻辑为逻辑1期间，输入期间，输入x1发生发生0到到1的变化的变化（上升沿），则在随后的（上升沿），则在随后的x1第一个逻辑第一个逻辑1期间输期间输出等于逻辑出等于逻辑0，其余时间均输出逻辑，其余时间均输出逻辑1。若输入若输入x2为逻辑为逻辑1，则无论输入，则无论输入x1如何变化，输出总如何变化，输出总是逻辑是逻辑1。5.2 基本型异步时序电路中的竞基本型异步时序电路中的竞争与冒险争与冒险n竞争的例子竞争的例子发生竞争的总态转换过程发生竞争的总态转换过程n输入序列：输入序列：0010110111n总态转换：总态转换：0000101111110110？临界竞争与非临界竞争临界竞争与非临界竞争n基本型异步时序电路在某个输入作用下，基本型异步时序电路在某个输入作用下，从一个稳定状态转换到另一个稳定状态时，从一个稳定状态转换到另一个稳定状态时，如果有如果有多于一个的状态变量需要同时发生多于一个的状态变量需要同时发生变化变化，则称电路存在竞争。，则称电路存在竞争。n如果电路最终达到的稳定状态依赖于状态如果电路最终达到的稳定状态依赖于状态变量变化的次序，则称为临界竞争；变量变化的次序，则称为临界竞争；n如果最终达到的稳定状态相同，则称为非如果最终达到的稳定状态相同，则称为非临界竞争。临界竞争。临界竞争的判别临界竞争的判别n在状态转换表中选择一个稳定总态，然后在状态转换表中选择一个稳定总态，然后从这个稳定状态向某个相邻列转移。从这个稳定状态向某个相邻列转移。n考察在该列内的状态转换过程。若此转换考察在该列内的状态转换过程。若此转换过程中所有的转换途径都能够到达同一个过程中所有的转换途径都能够到达同一个稳定状态，则此转换过程不发生临界竞争。稳定状态，则此转换过程不发生临界竞争。n改变输入变量以及改变初始稳定总态，重改变输入变量以及改变初始稳定总态，重复上两步的判别。直至遍历从所有的稳定复上两步的判别。直至遍历从所有的稳定总态出发的每种可能的转换途径。总态出发的每种可能的转换途径。临界竞争的例子临界竞争的例子1不同的转换次不同的转换次序导致不同的序导致不同的结果：临界竞结果：临界竞争争不同的转换次不同的转换次序，相同的结序，相同的结果：非临界竞果：非临界竞争争临界竞争的例子临界竞争的例子2状态循环，无法达状态循环，无法达到最终稳定状态。到最终稳定状态。这是一种特殊的临这是一种特殊的临界竞争界竞争临界竞争的消除临界竞争的消除n在电路中插入可控延迟元件在电路中插入可控延迟元件 n修改状态流程表中的非稳定状态，使得循修改状态流程表中的非稳定状态，使得循环的结果到达目标状态环的结果到达目标状态 n采用相邻的状态分配来消除临界竞争采用相邻的状态分配来消除临界竞争 n增加状态变量增加状态变量 修改状态流程表修改状态流程表有临界竞争有临界竞争无临界竞争无临界竞争修改原则：不改变最终结果修改原则：不改变最终结果在原问题中，在原问题中，11是对应于是对应于10的次状态，最终的次状态，最终结果要求转换到结果要求转换到11。相邻的状态分配相邻的状态分配n相邻状态：n相邻状态分配：使每个稳定态与它的激励态相邻，可以避免临界竞争。n相邻状态分配的例子相邻状态分配的例子当系统在状态当系统在状态A发生输入改变（发生输入改变（0001）时，）时，激励态为激励态为B，为了不发生临界竞争，要求，为了不发生临界竞争，要求A与与B相邻。相邻。原始问题原始问题要求的相邻要求的相邻关系关系相邻编码后的相邻编码后的状态流程表状态流程表增加状态变量增加状态变量n原始问题原始问题的相邻关系复杂，无法采用相邻原始问题的相邻关系复杂，无法采用相邻编码达到无临界竞争编码达到无临界竞争n增加状态变量后，做到相邻编码增加了两个中间状态，使得所增加了两个中间状态，使得所有状态转换都是相邻的有状态转换都是相邻的5.3 基本型异步时序电路设计基本型异步时序电路设计 限制与要求限制与要求n每次只允许一个输入变量发生改变每次只允许一个输入变量发生改变n每次输入发生改变后，必须等待电路稳每次输入发生改变后，必须等待电路稳定后方可允许下一个输入发生变化定后方可允许下一个输入发生变化n无冒险无冒险n无临界竞争无临界竞争 基本型异步时序电路设计的一般过程基本型异步时序电路设计的一般过程原始原始问题问题状态转状态转换图换图状态流状态流程表程表化化简简状状态态分分配配激励激励函数函数输出输出函数函数逻逻辑辑图图注意状态转换的相邻注意状态转换的相邻性，使得状态转换不性，使得状态转换不发生临界竞争。发生临界竞争。不能存在不能存在冒险冒险自然语言描述，也自然语言描述，也可以用波形图或其可以用波形图或其他方式描述他方式描述例例设计一个异步时序电路，它有两个输入端设计一个异步时序电路，它有两个输入端x1x2，一个输出端，一个输出端z。当输入。当输入x1x2=00时，输出时，输出z=0。若在。若在x1由由0变变1时时x2已经是逻辑已经是逻辑1，即，即x2在在x1之前变为之前变为1，则输出，则输出z=x1x2。若。若x1在在x2之前变为之前变为1则输出则输出z=0。状态转换图与状态流程表状态转换图与状态流程表由于不允许同时改变由于不允许同时改变两个输入变量，这些两个输入变量，这些状态不可能经过状态不可能经过化简化简S0S2S1满足最小化、覆盖化和闭合性三个条件，从上述满足最小化、覆盖化和闭合性三个条件，从上述3个最个最大相容类中选择大相容类中选择3个子集个子集A,B,G、C 和和 D,E,F来作来作为化简后的状态为化简后的状态,记为记为S0、S1和和S2 化简以后的状态流程表化简以后的状态流程表 状态状态激励态激励态输出输出x1x2=00 x1x2=01 x1x2=11 x1x2=10S0S0S0S1S20S1S0S1S21S2S0S0S2S20状态分配状态分配 状态状态y1y2激励态激励态Y1Y2输出输出zx1x2=00 x1x2=01x1x2=11x1x2=10S0 00000001100S1 010001111S3 11101S2 10000010100为了使状态相为了使状态相邻，增加过渡邻，增加过渡状态状态激励方程、输出方程激励方程、输出方程和逻辑图5.4 脉冲型异步时序电路的分析脉冲型异步时序电路的分析和设计和设计n脉冲型异步时序电路与同步时序电路的相同点脉冲型异步时序电路与同步时序电路的相同点都以触发器作为记忆单元都以触发器作为记忆单元都具有米利与摩尔两种模型，结构类似都具有米利与摩尔两种模型，结构类似n脉冲型异步时序电路脉冲型异步时序电路触发器具有不同的时钟触发器具有不同的时钟时钟信号作为输入处理时钟信号作为输入处理n同步时序电路同步时序电路全部触发器具有统一的时钟全部触发器具有统一的时钟时钟信号是默认的，不作为输入处理时钟信号是默认的，不作为输入处理脉冲型异步时序电路中的时钟脉冲型异步时序电路中的时钟n时钟信号的逻辑值在输入信号变化的有效边沿为1，其余为0n实际的输入信号中，只要有效边沿符合要求，信号脉冲的宽度可以是任意值n以下3组脉冲，对于上升沿触发的触发器而言，输入序列相同 脉冲型异步时序电路分析的例子脉冲型异步时序电路分析的例子n激励方程与输出方程激励方程与输出方程n触发器的输入方程触发器的输入方程cp1=x，cp2=xQ1 脉冲型异步时序电路脉冲型异步时序电路的特点的特点n状态方程状态方程在脉冲型异步时序电路中触发器的在脉冲型异步时序电路中触发器的cp表达式中，表达式中，只有当表达式右端的逻辑函数产生对该触发器有只有当表达式右端的逻辑函数产生对该触发器有效的触发时，表达式左边的效的触发时，表达式左边的cp=1。n状态转换表状态转换表 Q2Q1cp2cp1Q2(n+1)Q1(n+1)I=0I=1I=0I=10000010001010011011111001111001000011010I=1：输入：输入 x 的下降沿的下降沿I=0：除了输入：除了输入 x 下降沿以外的所有时刻下降沿以外的所有时刻 n状态转换图和时序图状态转换图和时序图I=1脉冲型异步时序电路的设计脉冲型异步时序电路的设计 原始原始问题问题分析分析状态转状态转换图换图状态转状态转换表换表化化简简状状态态分分配配激励函数激励函数逻逻辑辑图图可能包含触发器的可能包含触发器的时钟信号的选择时钟信号的选择自然语言描述，自然语言描述，也可以用波形图也可以用波形图或其他方式描述或其他方式描述输出函数输出函数设计例设计例1n试用试用T触发器设计满足下列功能的脉冲型异步时序触发器设计满足下列功能的脉冲型异步时序电路。电路的功能描述是：只有当输入脉冲序列电路。电路的功能描述是：只有当输入脉冲序列为为x1x1x2的情况下，在输入的情况下，在输入x2的同时输出的同时输出z；其余情况下都没有输出。其余情况下都没有输出。nT触发器是指只有一个触发器是指只有一个T输入端的触发器。该触发输入端的触发器。该触发器的状态方程如下：器的状态方程如下：n问题分析问题分析米利模型米利模型定义系统状态：定义系统状态：n状态状态A：原始状态；：原始状态；n状态状态B：已经输入序列为：已经输入序列为x1；n状态状态C：已经输入序列为：已经输入序列为x1x1，在此状态，在此状态下输入下输入x2可以产生输出。可以产生输出。n状态转换图状态转换图注意：由于异步时序电路限制每次只有一个输注意：由于异步时序电路限制每次只有一个输入变量变化，所以从某状态出发的状态转换线入变量变化，所以从某状态出发的状态转换线的数目与输入变量的数目相等的数目与输入变量的数目相等对比：同步时序电路一般是输入变量的组合对比：同步时序电路一般是输入变量的组合n状态编码和状态转换表状态编码和状态转换表现态现态次态次态/输出输出y1y2Y1Y2/zx1x2x1x2AB/0A/00001/000/0BC/0A/00110/000/0CC/0A/11010/000/1注意：所有输入没有组合状态！注意：所有输入没有组合状态！n激励卡诺图和输出卡诺图激励卡诺图和输出卡诺图 y1y2Y1Y2/zx1x20001/000/00110/000/01010/000/1QQn+1t000011110101状态转状态转换表换表T触发器触发器的激励表的激励表激励卡诺图激励卡诺图输出卡诺图输出卡诺图注意：所有输入没有组合状态，卡诺圈不能将不同的输入圈在一起！注意：所有输入没有组合状态，卡诺圈不能将不同的输入圈在一起！n激励函数、输出函数和逻辑图激励函数、输出函数和逻辑图 设计例设计例2：异步计数器：异步计数器n试用试用JK触发器设计一个触发器设计一个12进制异步加法计进制异步加法计数器数器 n问题分析问题分析计数器类问题具有固定的时序，所以用时序图分析比较容易计数器类问题具有固定的时序，所以用时序图分析比较容易n状态转换表状态转换表状态状态y3y2y1y0Y3Y2Y1Y0S000000001S100010010S200100011S300110100S401000101S501010110S601100111S701111000S810001001S910011010S1010101011S1110110000n电路结构电路结构输出变量输出变量输入变量输入变量问题：每个触发器的时钟、激励如何获得？问题：每个触发器的时钟、激励如何获得？触发器触发器0 触发器触发器1 触发器触发器2 触发器触发器3n时钟的选择原则时钟的选择原则1、在触发器的状态发生改变时必须有时钟信号，并且该时钟、在触发器的状态发生改变时必须有时钟信号，并且该时钟信号具有相同的极性（即都是正跳变或者都是负跳变）。信号具有相同的极性（即都是正跳变或者都是负跳变）。2、在触发器不发生状态改变时的时钟信号越少越好。、在触发器不发生状态改变时的时钟信号越少越好。以以 y3 为例，为例，cp3 必须在这两个时刻出现，必须具有相同的极必须在这两个时刻出现，必须具有相同的极性，且越少越好。所以选性，且越少越好。所以选 y1 作为作为 cp3。n本例时钟的选择本例时钟的选择cp0 =x,cp1 =y0,cp2 =y1,cp0 =y1 由于由于 Y0 在每个在每个 cp0 有效时都翻转，所以触发器有效时都翻转，所以触发器 0只要简单地接成只要简单地接成 T触发器即可。触发器即可。同理，同理，触发器触发器 1 也只要简单地接成也只要简单地接成 T触发器。触发器。n激励卡诺图（触发器激励卡诺图（触发器2、触发器、触发器3）此激励卡诺图的获得过此激励卡诺图的获得过程与同步时序电路的过程与同步时序电路的过程类似。程类似。不同之处在于不同之处在于：触发器触发器2、触发器、触发器3的时的时钟是钟是 y1的下降沿，而的下降沿，而 y1的下降沿只有在状态的下降沿只有在状态S3、S7、S11才出现，所以才出现，所以在卡诺图中只有这在卡诺图中只有这3个状个状态有效，其余状态均作态有效，其余状态均作为任意态处理。为任意态处理。n激励函数和逻辑图激励函数和逻辑图