电大《计算机组成原理复》期末考试专用复习试题及答案资料.doc

Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.
------------------------------------------author
------------------------------------------date

电大《计算机组成原理复》期末考试专用复习试题及答案资料

5
计较机组成事理 第一章 操练
一、选择题
1. 冯. 诺依曼机工作体例的根基特点是__B__。
A、多指令流单数据流。 B、按地址访谒并挨次执行指令。
C、仓库操作。 D、存贮器按字节选择地址。
2. 算机硬件能直接执行的只有___B__。
A、符号说话 B、机械说话 C、机械说话和汇编说话 D、汇编说话
3. 完整的计较机系统应搜罗__D__。
A、运算器、存贮器、节制器。B、外部设备和主机。
C、主机和应用轨范。 D、配套的硬件和软件系统。
4. 计较机的外围设备是指__D__。
A、输入/输出设备。 B、外存设备。
C、远程通信设备。 D、除了CPU和内存以外的其它设备。
5. 在微型计较机系统中外围设备经由过程__C__与主板的系统总线相连。
A、设备节制器。 B、计数器。
C、适配器。 D、寄放器。
二、填空题
1、在计较机术语中将运算器和节制器合在一路称为_CPU_，而将_CPU___和存贮器合在一路称为_主机_。
2、冯·诺依曼设计的计较机由五个根基部份组成，它们是_存储器_,__运算器, 节制器，__输入设备， 输出设备。
3、计较机系统可分为__应用层__、__系统层__和___硬件层__三层，其中硬件层又可分为___硬件设计_和__硬件电路。
4、计较机系统的主机应搜罗__CPU__、__存储器__、_总线_和__适配器_。
三、 简答题
1、冯.诺依曼型计较机的首要设计思惟是什么？它搜罗哪些组成部门？
答：冯.诺依曼设计的计较机由五个根基部门组成：存储器、运算器、节制器以及输入输出设备。首先将编好的轨范和数据由输入设备送入存储器中，再将指令从存储器中掏出送往节制器诠释剖析，依据指令中的内容发生各类节制旌旗灯号，自动节制计较机中全部部件，按时刻挨次完成指令内容。
2、什么是硬件？什么是软件？
答：计较机系统由硬件与软件两部门组成，硬件就是看得见摸得着的工具；软件是指能使计较机工作的轨范和轨范运行时所需要的数据。
3、简要回覆计较机系统每个条理的首要内容。
答：应用层：系统剖析，应用软件，说话工具；系统层：说话措置轨范（诠释、编译器），操作系统；硬件层：硬件设计：指令系统设计，计较机各部件组成设计，微系统结构设计，各部件对应数字规律设计。硬件电路：把数字规律各个规律门对应为物理晶体管，制成IC电路。
4、操作系统的浸染是什么？
答：系统层首要搜罗操作系统和说话措置轨范，说话措置轨范即编译器或诠释器。操作系统是一个最首要的系统软件，它节制其他轨范的运行，打点系统资本而且为用户供应操作界面。

组成事理第六章操练
一、选择题
1. 主存贮器和CPU之间增加cache的目的是____。A
A、解决CPU和主存之间的速度匹配问题。 B、扩年夜主存容量。
C、扩年夜CPU中通用寄放器的数目。 D、既扩年夜主存又扩年夜寄放器容量。
2. 计较机系统中的存贮器系统是指_____。D
A、RAM存贮器。 B、ROM存贮器。
C、主存贮器。 D、主存贮器和外存贮器。
3. 和外存贮器对比，内存贮器的特点是_____。C
A、容量年夜，速度快，成本低。 B、容量年夜，速度慢，成本高。
C、容量小，速度快，成本高。 D、容量小，速度快，成本低。
4. CPU从内存掏出并执行一条指令的时刻单元是______。 B
A、时钟周期。 B、指令周期。
C、CPU周期。 D、微指令周期。
5.动态RAM的刷新是以_____为单元的。B
A、存贮单元。 B、行。 C、块。 D、字节。
6.下列关于存贮器的论说，正确的是_____。B
A、多体交叉存贮器首要解决扩充容量问题。 B、Cache的功能全由硬件完成。
C、Cache与主存统一编址，即主存空间的某一部门属于Cache。
D、“主存—外存”的存贮条理是为了填补主存速度的不足。
7.接受虚拟存贮器的首要目的是_____。B
A、提高存贮器的速度。 B、增加存贮器的容量。
C、降低存贮器的成本。 D、上述三者。
8.以下论说正确的是_____。C
A、主存的存取速度可以和CPU匹配。
B、主存由RAM组成，不搜罗ROM。
C、辅存中的轨范需要调入主存中才能运行。
D、若指令的地址为20位，则主存容量必定是1MB。
二、填空题
1、cache是一种（髙速缓冲）存贮器。是为体会决CPU和主存之问（速度）不匹配而接受的一项重 要的硬件手艺。现成长为（指令Cache）和（数据Cache ）分设系统。
2、CPU能直接访谒（Cache）和（内存），但不能直接访谒（硬盘）和（光盘）。
3、启动一次存贮器操作到该操作完成的时刻称为（访谒时刻）；持续启动两次自力的存贮器操作所需的最小时刻距离称为（访谒周期）。
4.半导体随机访谒存贮器可分为（RAM）和（ROM）两种。
5.存贮器的速度指标搜罗（访谒时刻）、（访谒周期）和（带宽）。
6.三级存贮系统一般是指：（Cache）、（主存）和（辅存）。
7.对Cache单元执行读写操作时，需将主存地址变换成Cache地址，这个变换过程叫做（地址映射），它经由过程硬件组成的（地址映射机构）自动完成。
8.访谒Cache时，数据或代码存在于Cache中的气象叫做(射中)。
9.条理化存贮器结构的设计是依据（访存局部性)事理。
10.存贮系统中设置Cache的目的是为了（提高访存速度），设置虚拟存贮器的目的是为了（扩年夜访存空间）。
11.在具有虚拟存贮器的系统中，CPU依据轨范指令生成的地址是（规律地址（虚）），经由转换后的地址是(物理地址（实）)。
12.根程接受的存贮映像算法，可将虚拟存贮器的打点体例分为（页）式、（段）式和（段页）式等多种。
三、剖析题
1.用4K×8的存贮器芯片组成8K×16位的存贮器，共需若干好多片？若是CPU的旌旗灯号线有读写节制旌旗灯号地址线为A15__A0，存贮器芯片的节制旌旗灯号有 和，请画出CPU与存贮器的毗连图
2.用2K×8的存贮器组成8KB的存贮器，共需若干好多片？如CPU的旌旗灯号线有读写节制旌旗灯号，地址线为A15__A0，存贮器芯片的节制旌旗灯号有和，请画出CPU与存贮器的毗连图。
3、请画出代码110101001在NRZ1、PM和MFM记实体例下的写入电流波形。
4. 请画出代码101101001在NRZ1、PM和MFM记实体例下的写入电流波形。
1.答，如图，共需4K×8存贮器芯片四片。2. 答，如图，共需2K×8存贮器芯片四片

3、

计较机事理第七章操练
一、选择题
1. 在定点运算器中，无论接受双符号位仍是单符号位，
必需有( )____，它一般用( )____来实现。EF
A、译码电路 B、与非门 C、编码电路 D、或非门
E、溢出判定电路 F、异或门 G、移位电路 H、与或非门
2. 若浮点数用补码示意，则判定运算功效是否为规格化数的体例是____。
A、阶符与数符不异。 B、阶符与数符相异。 C
C、数符与小数点后第1位数字相异。
D、数符与小数点后第1位数字不异。
3. 运算器虽有良多部件组成，但焦点部门是____。B
A、数据总线。B、算术规律运算单元。C、多路开关。D、通用寄放器。
4. 在定点运算器中发生溢出的缘由是___。C
运算过程中最高位发生了进位或借位。
加入运算的操作数超出了机械的示意规模。
运算的功效超出了机械的示意规模。
寄放器的位数太少，不得不舍弃最低有用位。
5.定点补码加法运算中，_____时剖明运算功效发生了溢出。B
A.双符号位不异 B.双符号位分歧
C.正负相加 D.两个负数相加
6.在浮点数中，当数据的确定值太小，以至于小于所能示意的数据时，则称为浮点数的______。B
A.正溢 B.下溢 C.负上溢 D. 正下溢
7. 在浮点数中，当数据的确定值太年夜，以至于年夜于所能示意的数据时，则称为浮点数的______。C
A.负溢 B.下溢 C.上溢 D. 负上溢
8.设用补码示意浮点数，以下数据中______是规格化的。B
A.11.101010 B.11.010101 C.00.010101 D.00.001010
9.数据在运算中发生溢出的根柢缘由是______。A
A.数据在机械中的位数有限
B.数据运算中将符号位的进位丢弃
C.数据运算中将符号位的借位丢弃
D.数据运算中的错误
二、填空题
1.数的真值酿成机械码可接受：（原码）示意法，（反码）示意法，(补码)示意法，(移码)示意法。
2. 在浮点数中，当数据的确定值太年夜，以至于年夜于阶码所能示意的数据时，称为浮点数的(上溢)。而当数据的确定值太小，以至于小于阶码所能示意的数据时，称为浮点数的(下溢)。
3.在双符号位补码加法中，若是功效的两个符号位(相异)，则示意数据溢出。
4.当浮点数的尾数为补码时，其为规格化数应知足的前提是(符号位与尾数最高位相异)
5.浮点数0.00100011×2-1的规格化示意为_____________。0.1001100×2-3
6.浮点数的加减运算需要经由_______、_______、_________、________和________五个轨范。
三、计较题
1.x=2-011×0.100101 y=2-010×(-0.011110) 设：两数均以补码示意，用浮点运算法求： x+y ； x-y

2.x=2-101×(-0.010110) y=2-100×0.010110设：两数均以补码示意，用浮点运算法
求： x+y ； x-y

1.解：
X+Y的计较：
对阶 x=2-010×0.010010(1)
求补 ［x］补=11 110，00.010010(1)
［y］补=11 110，11.100010
尾数加 11.110100(1)
规格化 左规2位，阶码减2 →+［-2］补
［X+Y］补=11 100，11.010010
舍入 零舍1入
判溢 阶码双符号位不异，无溢出
功效 X+Y=2-4×(-0.101110)
X-Y的计较：
对阶 x=2-010×0.010010(1)
求补 ［x］补=11 110，00.010010(1)
［-Y］补=11 110，00.011110
乞降 00.110000(1)
规格化 (无需)
舍入 零舍1入 ［X+Y］补=11 110，00.110001
判溢 无溢出
功效 X-Y=2-010×0.110001
2.解：
X+Y的计较：
对阶 X=2-100×(-0.001011)
求补 ［x］补=11 100，11.110101
［y］补=11 100，00.010110
乞降 00.001011
规格化 左规2位
［X+Y］补=11 010，00.101100
舍入 无
判溢 无溢出
功效 X+Y=2-110×0.101100

计较机组成事理第九章操练
选择题
1. 同步节制是____。C
A、只合用于CPU节制的体例。 B、只合用于外设节制的体例。
C、由统一时序旌旗灯号节制的体例。 D、全部指令执行时刻都不异的体例。
2. 在CPU中跟踪指令后继地址的寄放器是____。B
A、主存地址寄放器。 B、轨范计数器。
C、指令寄放器。 D、状况前提寄放器。
3. 微过程节制器中，机械指令与微指令的关系是____。D
A、每一条机械指令由一条微指令来执行。
B、一条微指令由若干条机械指令组成。
C、一段机械指令组成的轨范可由一条微指令来执行。
D、每一条机械指令由一段用微指令编成的微轨范来诠释执行。
4. 描述流水CPU概念中正确的句子是___。D
流水CPU是以空间并行为事理机关的措置器。
流水CPU必定是RISC机械。
C、流水CPU必定是多媒体CPU。
D、流水CPU是一种经济而适用的时刻并行手艺。
5. 下列部件中不属于节制部件的是____。D
A、指令寄放器。 B、操作节制器。
C、轨范计数器。 D、状况前提寄放器。
6. 计较机操作的最小时刻单元是____。A
A、时钟周期。 B、指令周期。
C、CPU周期。 D、微指令周期。
7. 下例部件中不属于执行部件的是＿＿.A
A. 节制器 B. 存储器 C. 运算器 D. 外围设备
8.CPU中不需要____D
A.指令寄放器 B.指令译码器 C.数据寄放器 D.地址译码器
9.以下说法错误的是____B
A.指令执行过程的第一步都是取指令操作
B.为了进行取指令操作，节制器需要获得响应的指令
C.取指令操作是节制器自动进行的
D.在指令长度不异的情形下，全部取指令操作都是不异的
10.指令____从主存中读出。A
A.老是依据轨范计数器PC
B.有时依据PC，有时依据转移指令
C.依据地址寄放器
D.有时依据PC，有时依据地址寄放器
11.在取指令操作之后，PC中存放的是____B
A.当前指令的地址 B.下一条指令的地址
C.轨范中指令的数目 D.指令的长度
12.硬布线节制器是一种____节制器。A
A.组合规律 B.时序规律 C.存储规律 D.同步规律
填空题
1.CPU从主存中掏出一条指令并执行该指令的时刻叫做(指令周期)，它经常用若干个(时钟周期)来示意，尔后者又搜罗若干个(节奏脉冲)。
2.微轨范节制器首要由_（节制存贮器）、（微指令寄放器）和（地址转移规律）_三年夜部门组成。
3.微轨范节制器的利益是具有较强的_（矫捷性）__，轻易实现_（简单节制规律），便于扩充、增加_（新指令）_；错误谬误是执行每条指令都要多次访谒__（节制存储器），从而影响了节制器的_（工作速度）_。
4.流水CPU是以_(.时刻并行性)__为事理机关的措置器，是一种很是_（经济而适用）_的并行手艺。今朝的_(高机能)_微措置器几乎无一破例的使用了流水手艺。
5.央措置器CPU具有(指令)节制、(操作)节制、_(时刻)__节制、(数据)加工等根基功能。
6.一条微指令分为（操作）节制部门和（挨次）节制部门和。
7.在微轨范节制器中，把全数指令的节制字存放在一个高速存储器即（节制存贮器）中，这个存储器的地址称为（微地址）。
8.完成一条指令的一系列微指令的有序集结称为（微轨范）。
9.微指令名目可分为两类：（水平）型微指令和（垂直）型微指令。
10.（全水平）型微指令的节制字段中每一位界说一种微操作。
三、名词诠释
1.微轨范 2.微指令. 3.微地址. 4.节制存储器
1. 微轨范---存贮在节制存贮器中的完成指令功能的轨范，由微指令组成。
2. 微指令---节制存贮器存贮的节制代码，分为操作节制部门和挨次节制部门。
3. 微地址---微指令在节制存贮器中的存贮地址。
4. 节制存储器---微轨范节制器中存贮微指令的存贮器，凡是是ROM。
四、简答题
1.微轨范节制的根基思惟是什么？
答：把指令执行所需要的全部节制旌旗灯号放在节制存贮器中，需要时从中读取。也就是把操作节制旌旗灯号编成微指令，存放在一个特地的存贮器中。这样，指令节制器的设计就酿成微轨范设计，从而可用近似于软件的设计手艺来设计节制器部件。
2. 微轨范节制的特点是什么？
答：因微轨范易改削，具有较强的矫捷性，因而微轨范节制器可便利地实现新功能，增加新指令。但微轨范节制器执行指令时要访存若干次，控存的速度就成了系统工作速度的关头。与组合电路节制器对比，微轨范节制器具有规整性、可维护性的利益，是一种用软件的体例来设计硬件的手艺，可实现简单指令的操作节制。

五、剖析题
写出单总线结构CPU中下述指令的执行轨范。指令中源操作数在前，目的操作数在后。
1.MOV R1，R2
2.MOV (R2)，R0
3.ADD (R1), R2
4.SUB mem, R0
5.JMP mem
6.INC R1
1. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，送数据
（3）R1→R2
2. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，取源操作数
（3）R2→MAR
. 第三步，送数据
DBUS→MDR→R0
3. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，取源操作数
（3）R1→MAR
（4）DBUS→MDR→LA
第三步，取目地操作数
（5）R2→LB
第四步，运算并送功效
（6）LA+LB→R2
4. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，取源操作数
（3）IR（mem）→MAR
（4）DBUS→MDR→LA
第三步，取目地操作数
（5）R0→LB
第四步，运算并送功效
（6）LA-LB→R0
5. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，转移地址送PC
（3）IR→PC
6. 解：第一步，取指令
（1）PC→MAR PC+1→PC
（2）DBUS→MDR→IR
其次步，取操作数
（3）R1→LA
第三步，+1，并送功效
（4）LA+1→R1

计较机组成事理第十章操练题
选择题
1. 同步节制是____。C
A、只合用于CPU节制的体例。 B、只合用于外设节制的体例。
C、由统一时序旌旗灯号节制的体例。 D、全部指令执行时刻都不异的体例。
2. 计较机的外围设备是指____。D
A、输入/输出设备。 B、外存设备。
C、远程通信设备。 D、除了CPU和内存以外的其它设备。
3. 数据总线的宽度由总线的____界说。B
A、物理特征。 B、功能特征。
C、电气特征。 D、时刻特征。
4. 描述今世风行总线结构根基概念中，正确的句子是____。A
A、今世总线结构中，CPU和它私有的cache一路作为一个模块与总线相连。
B、系统中只许可有一个这样的CPU模块。
C、今世风行的总线结构不是尺度总线。
5. 总线系统中地址线的功用是____。C
A、用于选择主存单元。 B、用于选择进行信息传输的设备。
C、用于指定主存单元和I/O接口的地址。
D、用于传送主存的物理地址和规律地址。
6. 描述PCI总线根基概念，正确的句子是____。B
PCI总线是一个与措置器有关的高速外围总线。
PCI总线的根基传输机制是猝发式传送。
PCI设备必定是主设备。
系统中只许可有一条PCI总线。
7. 在微型计较机系统中外围设备经由过程____与主板的系统总线相连。C
A、设备节制器。 B、计数器。
C、适配器。 D、寄放器。
8. 计较机系统的输入输出接口是____之间的交壤面。D
A、CPU与存贮器。 B、存贮器与外设。
C、CPU与系统总线。 D、主机与外设。
9. 在集中式总线仲裁中__B__体例响应时刻最快，__A__体例对电路故障最敏感。
A、菊花链体例。B、自力恳求体例。C、计数器按时查询体例。
10.总线接口的功能不搜罗（ ）D
A、数据缓存 B、数据转换 C、状况设置 D、数据运算
11.输入/输出轨范节制体例可分为（ ）A
A、轨范直接节制和轨范间断体例 B、轨范直接体例和DMA体例
C、间断体例和DMA体例 D、DMA体例与通道体例
12.以下说法错误的是（ ）C
A、间断处事轨范一般是操作系统模块
B、间断向量体例可提高间断源的识别速度
C、间断向量就是间断处事轨范的进口地址
D、重叠措置间断的现象称为间断嵌套

13、当有间断源发出恳求时，CPU可执行响应的间断处事轨范。发出恳求的可所以（ ）C
A、通用寄放器 B、专用寄放器 C、外部事务 D、Cache
14、间断向量是（ ）C
A、子轨范地址 B、间断处事轨范进口地址
C、间断处事轨范进口地址的地址 D、设备地址
填空题
1.在计较机系统中，各系统部件之间信息传送的公共通路称为_(总线)_、就其所传送的信息性质而言，公共通路上传送的信息搜罗(数据)、__(地址)__和_(_节制)。
2.总线有_(物理)_特征、(功能特征)、_(电气特征)、_(机械_特征)，是以必需_(尺度化)_。
3.一次总线的信息传送过程年夜致可分为五个阶段，依次为_(恳求总线)、(总线仲裁)_、
__(寻址)、(信息传送)和(状况返回)。
4.总线数据通信体例按传输按时体例可分为（同步）式和（异步）式两类。
5.选择总线由哪个设备节制的体例称为（总线仲裁）体例。
6.总线节制体例可分为（集中）式节制和（分布）式节制两种。
7.集中式总线仲裁可分为（.链式查询）体例（计数器按时查询）体例和（自力恳求）体例
8.CPU响应间断恳求时需要呵护断点，这里断点指的是（PC）和（状况寄放器）中的内容，它们被呵护到（仓库）中。
9.在多重间断系统中，间断系统按（间断优先级）确定是否响应其它的间断。
10.实现输入输出数据传送的体例有轨范直接节制体例、（间断节制）体例、（DMA）体例、（通道）体例和（外围措置机）体例。
三、剖析题

1.画呈现代微机总线结构框图，并声名图中两种桥芯片的功能。
2.画呈现代微机总线结构框图，并声名图中PCI、ISA和AGP总线的功能。
3.假定硬件原本的优先级挨次为0-1-2-3-4，设置各自中段屏障码，将间断优先级改为2-4-3-0-1，请写出每级间断屏障码。

1.北桥芯片：毗连CPU、内存、AGP和PCI总线。
南桥芯片：毗连PCI总线扣ISA总线
2. PCI是一个与措置器无关的高速外围总线，又是至关主要的层间总线。它接受同步时序和谈和集中式仲裁策略，并具有自动设置装备摆设力量。
早期的ISA总线是一条低速总线，合用于8086的IBM PC/XT微机系统，80年月中期ISA总线扩充到16位合用于CPU为80286的IBM PC/AT系统。 首要用于毗连系统中的低速设备。
AGP总线把主存和显存毗连起来，不再走PCI总线，同时不再使用图形加速卡，提高了传输率。

3.
间断级别
屏 蔽 码
0级
1级
2级
3级
4级
0级间断
1
1
0
0
0
1级间断
0
1
0
0
0
2级间断
1
1
1
1
1
3级间断
1
1
0
1
0
4级间断
1
1
0
1
1

精品电年夜复习资料9