高密度系统级封装技术及可靠性研究进展.pdf

40卷第11期2023年11月引用格式：于沐瀛，杨东升，冯佳运，等高密度系统级封装技术及可靠性研究进展 J.微电子学与计算机，2 0 2 3，40（11)：149-156.YU M Y,YANG D S,FENG J Y,et al.Research progress on high-density system-in-package technology andreliabilityJJ.Microelectronics&Computer,2023,40(11):149-156.JD0I:10.19304/J.ISSN1000-7180.2023.0755摘要：随着无线通信等技术在民用领域的拓展推广，电子元器件性能得到大幅提升.同时，伴随着电子系统集成度的提高，器件也向着小型化、轻量化、精密化、多功能化的方向发展.由于器件的服役环境随着其设计功能的拓展变得更为苛刻，探究器件先进封装结构、材料的设计及服役可靠性对其实现预期功能的效果是尤为关键的.列举了无线通信系统中常用的封装技术及其相关的发展历程，阐述了高密度封装的特点、潜在的可靠性问题，并简要介绍了现有的解决方案关键词：系统级封装；高密度封装；可靠性；片上系统中图分类号：TN405Research progress on high-density system-in-packageYU Muying,YANG Dongsheng,FENG Jiayun,HUANG Yilong,WANG Yiping,WANG Shuai,TIAN Yanhong(1 School of Materials Science and Engineering,Harbin Institute of Technology,Harbin 150001,China;2 Guobo Electronics Co.,Ltd.,Nanjing 210016,China)Abstract:With the expansion of wireless communication and other technologies in the civilian field,the performance ofelectronic components has been greatly improved,and at the same time,along with the improvement of the integration ofelectronic systems,the devices are also developed in the direction of miniaturisation,lightweight,precision andmultifunctionality.And the service environment of the device becomes more demanding with the expansion of its designfunction,so it is especially critical to explore the effect of advanced packaging structure,material design and servicereliability of the device to achieve the desired function.This paper lists the commonly used packaging technologies inwireless communication systems and their related development history,describes the characteristics of high-densitypackaging,potential reliability problems and briefly introduces the existing solutions.Key words:system in package;high-density packaging;reliability;system on chip微电子学与计算机http:/MICROELECTRONICS&COMPUTER高密度系统级封装技术及可靠性研究进展于沐瀛，杨东升,冯佳运，黄亦龙，王一平，王帅，田艳红（1哈尔滨工业大学材料学院，黑龙江哈尔滨150 0 0 1；2南京国博电子股份有限公司，江苏南京2 10 0 16)文献标识码：Atechnology and reliabilityVol.40No.11November 2023文章编号：10 0 0-7 18 0(2 0 2 3)11-0 149-0 8装体集成高密度化,基于集成电路的微系统器件的尺1引言寸也随之不断缩小.系统逐渐由经分立器件构成的随着集成电路事业的蓬勃发展，器件小型化、封功能逻辑电路向集成在印制电路板上的由单器件构收稿日期：2 0 2 3-0 9-2 8；修回日期：2 0 2 3-10-2 9基金项目：国家自然科学基金项目（U2241223)150成微系统转变.随着实验、测试、实际生产的不断论证,无线通信微系统在信息接收与发送的实际场景中具备广泛的应用前景.相较于传统板级系统体积大、质量重的特点,在电子设备小型化的发展趋势下经集成制得的通信微系统器件凭借其低成本、应用范围灵活、可靠性高等特点逐步完成了对板级系统的替代，成为现行的主流信息交互方式之一。在电子通信及5G技术的发展推动下，无线通信系统的各项技术指标如发射功率、接收灵敏度、带宽、通道一致性等均得到提高，推动通信技术向毫米波、太赫兹、宽带、超宽带、高功率发射、高灵敏度等方向发展,同时也催生了单片微波集成电路(Monolithic Microwave Integrated Circuit,MMIC),低温共烧陶瓷(Low Temperatrue Co-fired Ceramic,LTCC)、系统级封装(System in Package,SiP)、系统级芯片(System on Chip,SoC)等技术的产生.这些工艺的出现伴随着三维异构集成、微纳工艺等技术的应用及发展 2,无线通信微系统作为实现信息精确接收与发送的核心单元 3,随着电子器件和系统整体小型化、集成化、高密度化的发展,形成高性能、高可靠性的集成式微系统是目前无线通信系统的主流发展方向 4,通过微型化的方式形成的收发模块使得器件能够同时实现高效率、低相位噪声和高输出功率的良好设计效果5但是,随着工艺尺寸的缩小,微系统整体的设计与制造成本会激增.因此,业界提出通过Chiplet构建数字系统的方法进行高密度的集成,该结构具备低成本、高集成度、高可靠性的特点。综上可知,微系统器件随着技术的发展集成度不断提高,单位面积上的产热量持续提高,高密度、高功率的器件在服役过程中面临高温服役的问题.因此,焊点承受高温载荷的可靠性以及材料的散热能力是器件可靠服役的重要考虑因素，而通过改变焊点结构或更改界面材料是提升上述两种影响因素性能的有效手段,本文对这两种思路的优化方式进行简要介绍2封装类型微系统器件的集成过程中需要使用封装技术以完成器件功能的实现,良好的封装结构能够供给器件合理的机械支撑、互联的电气信号、高效的散热系统、更广的器件服役范围等.目前先进封装结构较为丰富,例如 SiP、So C、C h ip le t 等封装结构,每种封装形式也具备其独有的技术优势.SiP技术是一种应用高密度多芯片组件(Multi-微电子学与计算机Chip Module,MCM)工艺实现系统集成的方法,该技术包含嵌人式计算机系统设计、超大规模集成电路、系统集成设计、系统封装、MCM等多项技术,在一个封装内实现具有较完整系统功能的、标准化的逻辑电路功能.这种方法简化了应对不同功能环境时的器件结构形式,增加了器件的可靠性,减小了体积和成本,在提供比分立器件更好性能的情况下,仍能够保持使用的简便和灵活性.SiP技术首先由佐治亚理工学院RaoTummala教授提出,将各类IC芯片和器件平面组装在一个封装系统内,极大地提高了封装密度和封装效率.基于该封装方法,继而衍生出了如集成扇出型封装(Integrated Fan-Out,InFO)、嵌人式多芯片互连桥接(Embedded Multi-die Interconnect Bridge,EMIB)及晶圆级叠层封装(Chip on Wafer on Substrate,CoWoS)等多种平面系统级封装方案.图1为几种系统级封装技术的剖面示意图。Top diesBumpRDLInterposerC4BGAKGDPadSolder(b)InFOHBMFPGARDLPackage substrateRDLSolderPCB(c)EMIB图1平面系统级封装技术Fig.1 Planar system-in-package technology随着集成电路的小型化及封装技术的发展,系统级封装逐渐向2.5D甚至3D的方向发展,以达到小体积、高性能的目标.随着封装结构逐步发展,焊点尺寸也越来越小,不断促使着互连技术的革新.SoC是系统级芯片,又称片上系统.SoC将系统2023年SoCSoCPCBsubstrate(a)CoWosKGDRDLHBMHBM第11期视为整体,仿照计算机系统设计逻辑,将多个功能模块微缩成了一个微系统,并集成形成同一封装体,由多个子系统的集合组合而成.与计算机的中央处理器类似,SoC中包含多个小模块.组成SoC的硬件主要包括：核心、存储、外设接口（高速外设和低速外设)、总线、中断模块和时钟模块等.图2 为常见SoC集成系统中的逻辑电路分布,可以看出,负责计算的CPU部分仅占整体的1/4不到,芯片上集成了更为丰富的功能模块以实现特定的逻辑功能.SoC集成技术相对多芯粒集成,能够为整个系统带来更高的集成度,更加适配系统小型化、轻质化的需求,并且当系统各模块的集成度更高时,其设计成本也会相应降低.并且随着第三代半导体GaAs及GaN等的逐步应用,器件的工作温度、功率密度、低功耗的性能均得到不同程度的改善KRAITCPUADRENOGPUHEXAGONDSP通信模块4GLTEWIFI蓝牙图2 SoC芯片分区Fig.2Chip partition of SoCChiplet可以看作是异构集成(HeterogeneousIntegration,HI)的一个子集.异构集成是通过特定工艺将不同种类半导体集成构成一体,进而达到兼备经济性与小尺寸的特点,多种材料集成使得器件具备更大设计灵活性和更好的系统性能.基于异构集成工艺形成的Chiplet封装在器件小型化的同时能够实现扩大集成规模、提高性能、降低功耗的目的.Chiplet技术解决了单颗芯片面积不能无限增加,不能进一步提高系统集成度的难题,将一颗芯片拆解为多颗芯片,再分开制造并封装形成整体.芯片间的互联需要构建强大的数据通路,即超高的频率、超大的带宽、超低的延时,以台积电CoWoS技术为代表的先进封装技术使之得到了解决.图3为常见的Chiplet构成的大芯片主体,各分立模块均能够实现设计功能,模块之间分离度较高,相互间的影响较少.Chiplet集成相对于SoC集成度更高,相对于单片异质异构集成工艺复杂度更低,系统扩展性也足够出色，具备较好的工艺灵活性及集成效率.于沐瀛，等：高密度系统级封装技术及可靠性研究进展22nmChiplet12nmChiplet主存5 nmChiplet7 nmChipletFig.3 Schematic diagram of a typical Chiplet综上所述,在微系统集成器件的发展历程中,高性能、小型化、低成本的整体趋势主导之下,多种集成技术并驾齐驱、并行化发展.器件内部集成的优化空间较大,对于实现微系统器件性能的提升、设备音视频控制体积的减小、节约成本等目的,通过结合多种封装形式的优点完成封装环节的性能优化是可行并有效的传感器控制方式。图像信号处理显示控制Izat导航15122nmChipletGPUCPUNPUVPUI/O图3典型Chiplet示意图3可靠性研究对于无线通信微系统器件，其服役环境较为极端,实现信号的收发及处理过程的电路面临着高的电流密度及频率，器件线路损耗带来的温升也不可忽视.因此，高集成度器件的服役过程面临着高温、高频、宽温域的环境，探究器件内部焊点及线路的可靠性是必要的。随着电子产品不断向小型化、轻量化发展，集成电路芯片中的金属焊点互连技术已经被广泛应用金属焊点是实现高性能、高数据速率的电信号传输的必要方法,常见的焊点结构分为焊料焊点以及铜柱焊点7,如图4所示.1969年，IBM首次引入了用于互连的铜球焊点，将它嵌人在每个终端焊盘中,以防止锡球在服役过程中破坏失效.19 7 0 年,IBM进一步开发了著名的焊球塌陷可控连接技术(Controlled Collapse Reflow ChipJoining,C4)8-,C4 是细间距球栅阵列(Ball Grid Array,BGA)的一种形式,也是焊料焊点的一种.Cu由于其优异的电热性能,是一种替代 SnPb或无铅焊料的倒装芯片互连结构的理想材料.以圆柱形式存在的铜柱焊点相较于钎料球可以减小单个焊点在芯片上的连接面积，从而实现更高密度的互连结构，经过不断发展最终形成如今常见的铜柱焊点,如图5所示.12 nmISPChiplet显示12 nmChiplet控制22 nmChiplet152微电子学与计算机SiAlPadPassivationUBMSnl.8AgSolder2023年PISiNSiO2UnderfillSiSolderMaskCopperPadSubstrate(a)焊料凸点(a)SolderSiUBMCuPillarCopper PadSubstrate(b)铜柱凸点(b)Copper pillar图4凸点结构示意图Fig.4 Diagram of the bump structureSnCu图6 Intel公司提出的双层结构Fig.6 Double layer construction proposed by Intel焊点在电子器件中起到机械支撑以及电气连接的重要作用,因此,它们的可靠性问题无疑是电子产品重点关注的问题.随着对更小尺寸和更高I/O密度的需求,电子产品中焊点的间距和尺寸不断缩小,同AlPad时也在焊点和封装中引人了更高的应力 2-16,Li等人Passivation对具有铜柱焊点的倒装芯片板(FlipChip,FC)的热机械可靠性进行了研究7,Sn-Ag焊点的裂纹是由韧性断裂引起的,裂纹首先由疲劳引起,然后通过蠕变引起的微孔洞延伸.IMC界面的断裂主要是沿Cu,SnsUnderfill和Cu,Sn相界面发生脆性断裂.图7 为铜柱节点裂Sn1.8AgSolderSolderMaskPISiNSiO,Si纹萌生至完全断裂过程的电子扫描显微镜(SEM)截面图.裂纹的位置主要发生在铜柱一侧的IMC与锡焊料的界面处,或者焊料内部靠近界面处.10 mMicrocrack10 mMicro void10.umMicro crackMicro void20um图5IBM公司提出的铜柱焊点结构示意图Fig.5Copper pillar structure proposed by IBM2001年,IBM公司提出一种具有双层结构的倒装焊点结构，下层金属层的熔化温度至少比上层高20,因此,在焊接过程中下层钎料不会熔化.2 0 0 7年,Intel公司提出在铜柱外表面包裹一层扩散阻挡层和外部润湿层来提高整体焊点可靠性,并在润湿层的顶部使用锡基钎料进行连接,如图6 所示.图7 铜柱焊点从裂纹萌生、扩展到最终穿透的SEM图像Fig.7 Copper pillar joints extend from crack initiation tofinal Failure随着集成度的不断提高,铜柱焊点的尺寸不断减小,焊点内部电流密度和焦耳热不断增加.在高密度电子流的驱动下,焊料中会发生大量金属原子的定向第11期迁移,这将导致一系列可靠性问题 18-19.Akiba 等人对倒装芯片封装中互连铜柱上的电迁移(Electromigration,EM)机制进行了研究 2 0 ,发现与带有镍阻挡层的铜柱相比,没有镍阻挡层的铜柱的抗电迁移寿命提高了约2 倍。铜柱凸点互连技术是三维系统级封装中的关键技术,该结构具有优良的电学和机械性能,同时具备集成度高、稳定性好等优点，能够实现高精度的互连，在高密度三维封装互连中具有很大的应用前景.该结构使用的焊料互连温度低,能够实现低温键合，降低了芯片电路损坏的风险,进而在晶圆级互连中广泛使用.4封装热管理前文已经阐释微系统器件服役过程面临着高温环境,器件内部自产热较高,高效的散热系统能够降低器件整体温度，保证焊点等结构的可靠性以及器件整体性能因温度升高而降低的影响较小.器件散热分为主动散热与被动散热,主动散热指施加外部流场如空气流、水流等与器件进行对流换热实现热量的快速传导,换热形式共有3种：传热;对流;辐射.在封装体内部结构受限的条件下,对流及辐射换热的调整自由度受限,因此,应从传热也即提高热导率,减少传热路径的角度实现散热的优化.如常使用热沉（见图8)等结构扩大对流界面面积与流场接触以提高整体换热效率.但由于该结构具有较大的体积,因此,只适用于外部壳体的热量耗散,无法与芯片直接接触完成热传导.根据对流换热公式，通过对换热面积的提高能提高整体的传热量图：热沉Fig.8 Heatsink由于芯片模组被封装在壳体内部,对壳体内部的流场调整复杂且困难,同时也会增大整体器件的体积,降低功率密度.因此,使用被动散热的形式也即高效热传导完成器件内部热量的耗散,并对壳体外部施加换热流场综合实现高效散热.在无法改变换热形于沐瀛，等：高密度系统级封装技术及可靠性研究进展153式及界面面积的条件下,提高器件内部的换热效率的手段为尽可能选用导热系数高的材料、与热源接触并减小导热路径,将热量传导至外部,这与器件的小型化需求是一致的.使用纳米银钎料完成芯片连接能够减小器件体积，减小芯片与外部换热器的传热距离,同时银材料的导热系数较高,能够快速实现传热.对于功率半导体器件,封装体中的连接材料变成了限制功率半导体器件结温的瓶颈.传统电子封装使用的互连材料是以锡为主的低温连接钎料,熔点普遍在30 0 以下,这种工艺封装的半导体模块一般要求结温要低于150,温度过高时,焊点性能会迅速退化,影响器件的可靠性;但是功率器件其工作特点决定了器件需要在高温条件下服役,其工作温度普遍超过了150,部分会达到2 0 0 以上.因此,需要耐高温钎料匹配功率器件的服役条件,比如Au80Sn20,其具有高热导率、蠕变率高、抗化学腐蚀等优点，但是金锡会在连接和服役过程中生成大量脆性金属间化合物,导致冶金连接处脆性断裂.此外,传统的焊接器件用钎料导热率较低，低热导率会导致器件的热量难以向散热模块传递,连接层两侧温差较高，散热模块难以发挥效用.纳米浆料是指将金属材料制备成纳米尺度的粉体,利用纳米材料高表面能的特性,在低温下即可实现互连的材料,且连接材料本身可以在30 0 以下烧结成多孔块体材料，并能承担电气连接和热量传输.纳米浆料烧结层的熔点可以接近块体金属的熔点(比如金属银的熔点为96 1),能够充分满足功率器件的服役要求.此外,最常见的纳米银浆料烧结层的导热率可以达到150 W/(mK)以上,是传统锡铅钎料的3倍以上.1989年,Schwarzhauer和Kuhnert首次使用低温烧结银浆料实现了芯片和基板的互连 2 1,这是粉末烧结技术在功率器件电子封装领域中的首次应用,也是纳米浆料的雏形.这种方法使用的银材料为微米银片,烧结活性比较差,需要很高的烧结压力和较高的烧结温度帮助焊点实现致密化,因此,其使用受到了严重的限制.2005年,Ide等人首次提出使用纳米银颗粒作为互连材料 2 ,银金属熔点高达96 1,可以满足大功率器件苛刻的高温服役条件,或者一些极端条件下的服役需求（比如地下勘探,汽车发动机内部器件等),在纳米尺度下银颗粒可以在低至2 0 0 的条件下低温烧结,银材料化学性质稳定，由于纳米颗粒比表面能很高，一般的金属纳米颗粒在空气中极易氧化,难以154长时间保存,而银纳米颗粒可以在空气中长时间保持稳定,易于存储和运输.银纳米浆料也存在着一些缺点,比如银纳米颗粒在高温通电服役过程中易发生电迁移效应,在潮湿环境下通电使用易发生电化学迁移反应.对于微系统结构而言,散热系统应分为片上冷却循环及系统冷却循环两大模块 2 3.为满足大功率模块的散热需求,需要从材料和结构角度分别对器件进行设计,材料的导热率应足够高且界面结合需保持紧密,整体结构设计应满足对流换热面积足够且功率热源与换热界面尽可能接近.导热材料的选用是保证微系统器件可靠工作的重要一环,相较于常用的导热胶材料,纳米银焊膏不仅具备10 0 W/(mK)以上的高导热率,还能够提供良好的力学支撑及导电性能,实现电气信号的互连 2 4.经实测纳米银焊膏在-40 150 范围热循环载荷下能够保证可靠服役,平均剪切强度在2 7 MPa以上 2 5.刘佳欣等人 2 使用无压烧结纳米银的方法进行大功率发光二极管(LED)芯片封装,成功将结温降低了2 1.2%,说明了纳米银焊膏作为封装热介质层,具备很高的导热性能,是作为微系统器件散热介质的理想材料.图9为使用纳米银焊膏对压接式绝缘栅双极型晶体管(IGBT)器件芯片及Mo基板连接的工艺 2 7 ,烧结银层的存在保证了芯片与钼基板间的紧密结合,能够有效降低界面热阻及接触电阻,从发热源及导热路径两个角度出发实现了高效散热.胡永芳等人 2 8 对MCM三维封装结构进行热仿真研究,通过使用纳米银焊膏代替传统引线键合的方式成功将组件整体温升从35减少到个位数.二极管凸台IGBT凸台上板壳（集电极）图9 压接式IGBTFig.9IGBT of crimp type纳米银钎料的引人能够提升界面接触面积的同时提高热导率，同时由于减少了器件体积，传热路径微电子学与计算机也被进一步缩短,因此,使用纳米银钎料完成射频微系统器件的散热优化是可靠且有效的.5结束语微系统内组件集成过程,对整体系统的体积、工艺可靠性、热性能、功率传输性能、集成度、成本、灵活性等均提出了较高的要求,因此,先进的封装技术是实现微系统可靠集成的重要手段.无线通信微系统的发展伴随多种集成技术并驾齐驱,并行化发展的整体模式.在高性能、小型化、低成本的整体趋势主导之下,多种封装形式相结合的手段对于无线通信微系统未来的发展、减小设备体积、节约成本等方面均有着较大的发展空间.未来也应该发展更为丰富、便捷的封装手段实现无线通信微系统多功能、高性能、高可靠的发展模式.因此,随着功率密度的提升,微小焊点结构的服役可靠性级传热设计对微系统的正常服役起着至关重要的作用研究互连焊点可靠性及寻找合适的散热材料对微系统的发展有着重要意义.参考文献：1 马福民，王惠.微系统技术现状及发展综述 .电子元件与材料，2 0 19，38(6)：12-19.DOI:10.14106/ki.1001-2028.2019.06.002.MA F M,WANG H.Overview of microsystem techno-logy and its development J.Electronic Components andMaterials,2019,38(6):12-19.DOI:10.14106/ki.1001-2028.2019.06.002.2文刘德喜，张晓庆，史磊，等.射频微系统技术发展策略研究 J.遥测遥控，2 0 2 1，42(5)：17-2 7.DOI:10.12347/j.ycyk.20210809001.LIU D X,ZHANG X Q,SHI L,et al.Research on de-下板壳（发射极）velopment strategy of RF microsystem technology J.Journal of Telemetry,Tracking and Command,2021,一栅极引脚42(5):17-27.DOI:10.12347/j.ycyk.20210809001.【3单光宝，郑彦文，章圣长.射频微系统集成技术 。固体电子学研究与进展，2 0 2 1，41(6）：40 5-412.IGBT子模组DOI:10.19623/ki.rpsse.2021.06.001.二极管子模组SHAN G B,ZHENG Y W,ZHANG S C.RF mi-crosystem integration technologyJ.Research&Pro-gress of SSE,2021,41(6):405-412.DOI:10.19623/ki.rpsse.2021.06.001.4 G U T IE R R E Z-A IT K E N A,WU BY C,SCO T T D,e tal.A meeting of materials:integrating diverse semicon-ductor technologies for improved performance at lowercostJ.IEEEMicrowave Magazine,2017,18(2):60-73.DOI:10.1109/MMM.2016.2635838.5VIVET P,GUTHMULLER E,THONNART Y,et al.2023年第11期IntAct:a 96-core processor with six chiplets 3D-stackedon an active interposer with distributed interconnects andintegrated power management J.IEEE Journal of Solid-State Circuits，2 0 2 1,56(1):7 9-9 7.D O I:10.110 9/JSSC.2020.3036341.6MOORE S K.Chiplets are the future of processors:three advances boost performance,cut costs,and savepowerJ.IEEE Spectrum,2020,57(5):11-12.DOI:10.1109/MSPEC.2020.9078405.7CHENG S F,HUANG C M,PECHT M.A review oflead-free solders for electronics applications J.Micro-electronics Reliability,2017,75:77-95.DOI:10.1016/j.microrel.2017.06.016.8MILLER L F.Controlled collapse reflow chip joiningJ.IBM Journal of Research and Development,1969,13(3):239-250.DOI:10.1147/rd.133.0239.9MILLER L F.Method of joining a component to a sub-strate:US,3429040P.1969-02-25.10 SA IT O H K,SH O JI R.Bu mp s t r u c t u r e,b u mp f o r mi n gmethod and packageconnecting body:Us,6229220P.2001-05-08.11 VALERY M D,SRIDHAR B,MARK B.Designs andmethods for conductive bumps:US,7276801 P.2007-10-02.12 CHEN C,LIANG S W.Electromigration issues in lead-free solder jointsJ.Journal of Materials Science:Ma-terials in Electronics,2007,18(1-3):259-268.DOI:10.1007/s10854-006-9020-8.13 ZHANG H L,LI J H,ZHU W H.Electromigration inflip chip with Cu pillar having a shallow Sn-3.5Ag solderinterconnectCJ/Proceedings of the 19th InternationalConference on Electronic Packaging Technology.Shang-hai:IEEE,2018:1653-1656.DOI:10.1109/ICEPT.2018.8480496.14 TIAN W Y,LI J H.Effect of electromigration and agingon evolution of interfacial intermetallic compounds in Cu-Solder-Cu solder joints C/Proceedings of 2017 18th In-ternational Conference on Electronic Packaging Techno-logy.Harbin:IEEE,2017.DOI:10.1109/ICEPT.2017.8046455.15 YAO H H,TRIGG A D,CHONG C T.Study of elec-tromigration behavior of Cu pillar with micro bump onfine pitch chip-to-substrate interconnectC/Proceedingsof 2014 IEEE 16th Electronics Packaging TechnologyConference.Singapore:IEEE,2014.DOI:10.1109/EPTC.2014.7028278.16 WANG B,WU F S,WUYP,et al.Effect of stand-off height on the microstructure and mechanical beha-viour of solder jointsJ.Soldering&Surface MountTechnology，2 0 10,2 2(1):11-18.D O I:10.110 8/09540911011015102.于沐瀛，等：高密度系统级封装技术及可靠性研究进展2015.7159751.19 ISLAM N,PANDEY V,KIM K.Fine pitch Cu pillarwith bond on lead(BOL)assembly challenges for highperformance flip chip packageC/Proceedings of theIEEE 67th Electronic Components and Technology Con-ference.Rosemont:IEEE,2016:102-107.DOI:10.1109/ECTC.2017.216.20】A K IBA T,FU NA Y A T,SA K A T A K,e t a l.E l e c-tromigration mechanism on interconnected Cu pillar inflip chip packageC/Proceedings of 2017 IEEE CPMTSymposium Japan.Kyoto:IEEE,2017:1-4.DOI:10.1109/ICSJ.2017.8240054.21 J SCHWARZBAUER H,KUHNERT R.Novel large areajoining technique for improved power device perform-anceC/Conference Record of the IEEE Industry Ap-plications Society Annual Meeting.San Diego:IEEE,1989:1348-1351.DOI:10.1109/IAS.1989.96818.22 ID E E,A NG A T A S,H IR O SE A,e t a l.M e t a l-m e t a lbondingmetallo-organicnanoparticlesJ.Acta Materialia,2005,53(8):2385-2393.DOI:10.1016/j.actamat.2005.01.047.2 3王锐，钱吉裕，魏涛，等.高功率射频微系统的微泵研究进展 J.电子机械工程，2 0 2 1，37(3）：2 8-31.D0I:10.19659/j.issn.1008-5300.2021.03.006.WANG R,QIAN J Y,WEI T,et al.Research pro-gress of micropumps for high power radio frequency mi-crosystemsJ.Electro-Mechanical Engineering,2021,37(3):28-31.DOI:10.19659/j.issn.1008-5300.2021.03.006.2 4董宏伟，张冠星，董显，等.纳米银焊膏的研究进展 J.材料导报，2 0 2 1，35（S2）：341-345.DONG H W,ZHANG G X,DONG X,et al.Re-search progress of nano-silver solder pasteJ.MaterialsReports，2 0 2 1,35(S2):341-345.2 5梅云辉，连娇愿，徐乾烨，等.纳米银焊膏双面连接IGBT封装形式的强度 J.机械强度，2 0 14，36(3):352-356.DOI:10.16579/j.issn.1001.9669.2014.03.009.MEIY H,LIANJY,XU Q Y,et al.Strength and re-liability of nanosilver paste bonding double-sided pack-aged IGBT assembliesJ.Journal of Mechanical15517 L I J H,Z H A NG Y X,Z H A NG H L,e t a l.T h ethermal cycling reliability of copper pillar solder bump inflip chip via thermal compression bonding J.Microelec-tronics Reliability,2020,104:113543.DOI:10.1016/j.microrel.2019.113543.18 TANG T,LAN A,TSAI J,et al.Challenges of flipchip packaging with embedded fine line and multi-layercoreless substrateC/Proceedings of 2015 IEEE 65thElectronic Components and Technology Conference.SanDiego:IEEE,2015:1219-1222.DOI:10.1109/ECTC.p