电工与电子技术第九章组合逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,PPT,文档演模板,Office,PPT,15 十一月 2026,电工与电子技术第九章组合逻辑电路,1与门,与门真值表,ABY,000,010,100,111,逻辑表达式为：,Y,=,A,B,逻辑符号,波形图,Y=ABC三输入与门的波形图,2或门,或门真值表,ABY,000,011,101,111,逻辑表达式为：,Y,=,A,+,B,逻辑符号,波形图,三输入或门波形图,3非门,非门真值表,AY,01,10,逻辑表达式为：,逻辑符号,波形图,(1)与非门,(2)或非门,或非门真值表,ABY,001,010,100,110,4.复合运算,(3)异或门,异或门真值表,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,0,(4)同或门,A,B,B,0,0,1,0,1,0,1,0,0,1,1,1,A,F,=,9.1.2,逻辑代数的基本定律,逻辑代数所表示的是逻辑关系，不是数量关系,三种基本的逻辑关系：与、或、非,A,0=0,A,1=,A,A,A,=,A,A,+0=,A,A,+1=1,A,+,A,=,A,1基本运算规则,A,+,B,=,B,+,A,AB,=,BA,2交换律,A,+,B,+,C,=(,A,+,B,)+,C,=,A,+(,B,+,C,)(,AB,),C,=,A,(,BC,),3结合律,4分配律,A,(,B,+,C,)=,AB,+,AC,A,+,BC,=(,A,+,B,)(,A,+,C,),5吸收律,A,+,AB,=,A,A,(,A,+,B,)=,A,6反演律（摩根定律）,7冗余律,9.1.3,逻辑函数的表示方法,描述逻辑函数的方法有真值表、逻辑表达式、逻辑图、卡诺图等。,1真值表（逻辑状态表）,例如，设计一个三人（,A,、,B,、,C,）表决使用的逻辑电路，当多数人赞成（输入为1），表决结果为通过，输出Y为1，否则,Y,为0。,根据上述要求，输入有2,3,=8个不同状态，把8种输入状态下对应的输出状态值列成表格，就得到真值表,A B C,Y,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,将,n,个输入变量的所有状态及其对应的输出函数值列成一个表格叫做真值表（或逻辑状态表）,逻辑式是用与、或、非等运算来表达逻辑函数的表达式,2逻辑表达式,真值表所示的逻辑函数也可以用逻辑表达式来表示，通常采用,与或,表达式，,即,将真值表中输出等于,1,的各状态表示成全部输入变量（包括原变量和反变量）的,与,项,总的输出表示成这些与项的 或函数,。,例如，当,A,、,B,、,C,=0、1、1时，,Y,=1可写成,Y,=,A B C,Y,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,三人表决电路逻辑函数的,与或,表达式为,按照逻辑表达式用对应的逻辑门符号连接起来就是逻辑图,3逻辑图,9.1.4,逻辑函数的化简,同一个逻辑函数的逻辑表达式可以有多种形式，只有化简为最简形式，在用门电路实现时才能得到最简单的逻辑电路。,所谓化简逻辑函数，是使逻辑函数的与或表达式中所含的,或项数最少,，每个,与项的变量数也最少,代数化简法,（1）并项法,（2）吸收法 利用公式,A,+,AB,=,A,，吸收掉多余的项,（3）消去法,【例,】,化简Y=,【解】,Y,=,=,课堂练习：化简,9.3 组合逻辑电路的分析和设计,逻辑电路按其逻辑功能和结构特点可以分为两大类：,组合逻辑电路,：该电路的输出状态仅取决于输入的即时状态，而与先前状态无关；,时序逻辑电路,：这种电路的输出状态不仅与输入的即时状态有关，而且还与电路原来的状态有关。,9.3.1,组合逻辑电路的分析,找出其输出与输入之间的逻辑关系，弄清楚它的逻辑功能的过程,步骤如下：,由电路图写出输出端的逻辑表达式。,化简、变换逻辑表达式。,由简化逻辑式列出真值表。,由真值表分析其逻辑功能。,【例,】分析下图,所示的逻辑电路的逻辑功能。,【解】,由逻辑图写出逻辑式。,从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量,Y,的逻辑式,化简、变换,=,=,由逻辑式列出逻辑状态表,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,0,真值表,分析逻辑功能,异或门电路,例,分析下图所示电路的逻辑功能。,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有,2个或3个为1时，输出,Y,为1，否则输出,Y,为0。,它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。,所以这个电路实际上是一种3,人表决用的组合电路.,4,难点,9.3.2,组合逻辑电路的设计,组合逻辑电路的设计就是根据给定的逻辑要求设计逻辑电路,其步骤如下：,根据设计要求列出真值表。,由真值表写出逻辑表达式。,化简、变换逻辑表达式。,由化简后的逻辑式画出逻辑图,例9.3.4,某大学东、西两校区举行联欢会，入场券分红、黄两种，东校区学生持红票入场，西校区学生持黄票入场。会场入口处设一自动检票机：符合条件者可放行，否则不准入场。试设计该逻辑电路。,解：（1）设学生为变量A，“1”代表东校区学生，“0”代表西校区学生；票为变量B，“1”代表红票，“0”代表黄票；用F表示检票结果，“1”代表符合条件，“0”代表不符合条件。列真值表,A,B,F,0,0,1,0,1,0,1,0,0,1,1,1,（2）根据真值表写出逻辑函数的“最小项之和”的表达式,（3）根据逻辑函数表达式画出逻辑电路图,【解】,列真值表,解：（1）设,A,、,B,、,C,分别代表功率300kW、200kW和150kW的电机，并设,A,、,B,、,C,为,1,时表示设备运转，为,0,则表示设备为停止状态。过载保护电路的输出为,L,，,1,表示过载，,0,表示正常。真值表如右,A B C,Y,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,0,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,写逻辑表达式,将真值表中输出等于,1,的各状态表示成全部输入变量的与项，总的输出表示成这些与项的或函数。,例9.3.5,某小电网负荷能力为400kW，今有3台电动机，其功率分别是300kW、200kW和150kW，设计一个指示电网过载的逻辑电路。在电机运行中，当电网过载时，输出变量L1。设计所需要的器件任选，电路合理，满足设计要求即可。,化简，变换,画逻辑电路图,9.4 常用组合逻辑功能器件,常用的有加法器、编码器、译码器、译码显示器、多路选择器、分配器、比较器等,9.4.1,加法器,若将,A,、,B,分别作为一位二进制数，,S,表示,A,、,B,相加的“和”，,C,是相加产生的“进位”,A,B,S,C,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,C,=,AB,9.4.2,编码器,将二进制数码,0,和,1,按一定规律编排起来，用来表示某种信息含义的一串符号称为编码，具有编码功能的逻辑电路称为编码器,1二十进制编码器,二十进制编码器是将十进制数码09编成二进制代码的电路。输入的是09十个数码，输出的是对应的四位二进制代码,4位二进制代码共有,0000,1111,16种状态。最常用的是,8421编码,方式，在16种状态中取前面十种状态,0000,1001,表示09 十个数码，后面6种状态,1010,1111,去掉,8421码与十进制数之间的转换是按位进行的，即十进制数的每一位与4位二进制编码对应。例如,(168),10,=(0001 0110 1000),8421BCD,(1001 0101 0000 1000),8421BCD,=(9508),10,8421BCD编码器真值表如表9-6-4所示。,I,0,I,9,是10个输入变量，分别代表十进制数码09,当输入某一个十进制数码时，只要使相应的输入端为高电平，其余各输入端均为低电平，编码器的4个输出端,Y,3,Y,2,Y,1,Y,0,就将出现一组相应的二进制代码,8421BCD编码器真值表,0,0,0,0,0,0,1,0,0,0,0,1,1,0,0,0,0,0,0,0,0,1,0,0,0,1,1,1,0,0,0,0,0,0,0,0,1,0,1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,0,0,1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,0,0,0,1,0,0,0,0,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,0,1,0,0,0,0,0,1,0,1,0,0,0,0,0,0,1,0,0,0,0,1,1,0,0,0,0,0,0,0,0,1,0,0,0,1,1,1,0,0,0,0,0,0,0,0,1,0,1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,0,0,1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,0,0,0,1,0,0,0,0,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,0,1,0,0,0,0,0,1,0,1,8421BCD编码器真值表,8421BCD编码器的逻辑电路图,2二进制编码器,二进制编码器是用二进制数对输入信号进行编码的。显然，,n,位二进制数可对2,n,个输入信号编码,I,0,I,1,I,2,I,3,Y,1,Y,0,1,0,0,0,0,0,0,1,0,0,0,1,0,0,1,0,1,0,0,0,0,1,1,1,4/2线编码器真值表,3优先编码器,当同时有两个或两个以上输入端有信号时，其编码输出将是混乱的。例如，当,I,2,和,I,3,同时为,1,时，,Y,1,Y,0,为,00,，此输出既不是,I,2,的编码，也不是,I,3,的编码,4/2线优先编码器的真值表,输 入,输 出,I,0,I,1,I,2,I,3,Y,1,Y,0,1,0,0,0,0,0,1,0,0,0,1,1,0,1,0,1,1,1,I,3,优先级最高，,I,0,最低,8-3线优先编码器74LS148,输入,输出,EI,7,6,5,4,3,2,1,0,CS,EO,A,2,A,1,A,0,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,0,1,1,1,0,0,0,1,0,0,0,0,1,0,0,1,0,0,1,0,1,1,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,0,1,1,1,1,0,0,1,1,0,0,0,1,1,1,1,1,0,0,1,1,0,1,0,1,1,1,1,1,1,0,0,1,1,1,0,0,1,1,1,1,1,1,1,0,0,1,1,1,1,（1）EI为输入使能端。低电平有效。EI=1时不管输入端是否有效，输出端均为高电平，编码器处于“非工作状态”；而EI=0时，编码器处于“工作状态”,（2）输入端优先级的次序依次为7、6、5、4、3、2、1、0。7优先级最高，0最低。输入端为低电平有效，输出端以反码的形式表示。如,6,用二进制表示是,110,，用反码表示是,001,9.4.3,译码器和数字显示电路,译码器的功能与编码器的相反，它将二进制代码（输入）转换成十进制数、字符和其他输出信号。常用的译码电路有二进制译码器、二十译码器和显示译码器等。,1二进制译码器,二进制译码器可将,n,位二进制代码译成电路的2,n,种输出状态。如2/4线译码器。3/8线译码器和4/16线译码器等,一个二进制数对应一种输出,2/4译码器的真值表,输 入,输 出,A,1,A,0,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,1,0,0,1,0,0,1,0,0,1,0,0,1,0,0,0,1,1,1,0,0,0,1,0,0,0,0,输 入,输 出,S,1,A,2,A,1,A,0,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,1,1,0,1,1,1,1,1,1,1,0,0,1,0,1,1,0,1,1,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,1,1,0,1,0,0,1,1,1,1,0,1,1,1,1,0,1,0,1,1,1,1,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,1,1,0,1,1,1,1,1,1,1,1,1,1,0,集成3/8线译码器74LS138的真值表,3/8线译码器,Y,上的“”不代表非运算的含义，表示输出低电平有效,【,例,】,试用3/8线译码器74LS138和,与非,门实现逻辑函数,【解】将逻辑函数用最小项表示，然后两次求反。,输入变量,A,、,B,、,C,分别接到3/8线译码器74LS138的输入端,A,2,、,A,1,、,A,0,。,2数字显示译码器,（1）七段数字显示器,（2）七段显示译码器,247、47是共阳极显示译码器，输出低电平为有效电平,248、48、4511是共阴极显示译码器，输出高电平为有效电平,功能和十进制数,输 入,输 出,显示,A,3,A,2,A,1,A,0,试灯,0,1,0,0,0,0,0,0,0,8,灭灯,0,1,1,1,1,1,1,1,全灭,灭0,1,0,1,0,0,0,0,1,1,1,1,1,1,1,灭0,0,1,1,1,0,0,0,0,0,0,0,0,0,0,1,0,1,1,1,0,0,0,1,1,0,0,1,1,1,1,1,2,1,1,0,0,1,0,0,0,1,0,0,1,0,2,3,1,1,0,0,1,1,0,0,0,0,1,1,0,3,4,1,1,0,1,0,0,1,0,0,1,1,0,0,4,5,1,1,0,1,0,1,0,1,0,0,1,0,0,5,6,1,1,0,1,1,0,0,1,0,0,0,0,0,6,7,1,1,0,1,1,1,0,0,0,1,1,1,1,7,8,1,1,1,0,0,0,0,0,0,0,0,0,0,8,9,1,1,1,0,0,1,0,0,0,0,1,0,0,9,74LS247功能表,：试灯输入端；,：灭灯输入端；,：灭0输入端,编码、译码、显示电路,74LS147:,10线4线优先编码器。,147的第5脚接高电平,其它都接低电平时147的输出是多少?显示器显示什么?,第5脚接低电平,其它都接高电平时又是怎样?,9.4.4,数据选择器和数据分配器,1数据分配器,将一个公共通道上的数据分时传送到多个不同的通道上去的功能,A,2,、,A,1,和,A,0,作为通道地址输入信号，,作为数据输入端,数据分配器示意图,2多路数据选择器,数据选择器又称多路数据选择器，类似于多个输入的单刀多掷开关,在选择控制信号作用下，选择多路数据输入中的某一路与输出端接通，有2选1、4选1、8选1和16选1等,数据选择器示意图,输 入,输 出,使 能,地 址,A,2,A,1,A,0,Y,1,0,1,0,0,0,0,D,0,0,0,0,1,D,1,0,0,1,0,D,2,0,0,1,1,D,3,0,1,0,0,D,4,0,1,0,1,D,5,0,1,1,0,D,6,0,1,1,1,D,7,74LS151的功能表,m,i,为,A,2,、,A,1,、,A,0,的最小项,输出,Y,与输入的关系可表示为：,如当,A,2,A,1,A,0,=011时，根据最小项性质，只有,m,3,=1，其余各,m,i,为0，故得,Y,=,D,3,，即只有,D,3,传送到输出端,1,【例】,试用74LS151实现逻辑函数,Y,=,AB,+,BC,+,CA,。,【解】,把式,Y,=,AB,+,BC,+,CA,转换成最小项表达式,令,A,2,=,A,，,A,1,=,B,，,A,0,=,C,，,端接地，输入,D,0,=,D,1,=,D,2,=,D,4,=0，,D,3,=,D,5,=,D,6,=,D,7,=1，,即可实现函数,Y,=,AB,+,BC,+,CA,。,用数据选择器可实现逻辑函数,解：,首先将组合逻辑函数变换成最小项之和的标准形式,例9.4.2,用一片八选一数据选择器74LS151实现组合逻辑函数,八选一数据选择器输出信号的表达式为：,注意：L函数中最小项的最高位为A，Y函数中最小项的最高位为,A,2,，两者要一一对应,9.4.5 数值比较器,数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有AB、AB、A=B三种情况,1位数值比较器是比较器的基础。它只能比较两个一位二进制数的大小,A,B,L,1,L,2,L,3,0,0,0,0,1,0,1,0,1,0,1,0,1,0,0,1,1,0,0,1,对于多位的情况，一般说来，先比较高位，当高位不等时，两个数的比较结果就是高位的比较结果。当高位相等时，两数的比较结果由低位决定,