收藏 分销(赏)

与非门参数测试与组合逻辑电路设计.ppt

上传人:仙人****88 文档编号:14753975 上传时间:2026-11-14 格式:PPT 页数:30 大小:431.50KB 下载积分:10 金币
下载 相关
与非门参数测试与组合逻辑电路设计.ppt_第1页
第1页 / 共30页
与非门参数测试与组合逻辑电路设计.ppt_第2页
第2页 / 共30页


点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,2005-6-4,*,课程简介,一、课程性质:,设计性实验课,验证型,设计型 综合型,教材:,电子技术基础实验(第三版)陈大钦主编;高等教育出版社;,2008.6,二、开课方式:,开放式教学,教学内容开放、元器件开放、实验室和仪器开放,学生需自备,面包板(三条)及工具:剪刀(剥线钳)、镊子、一字螺丝刀。,课程简介,理论与实践相结合(配合模电、数电课程),以学生,独立操作为主,,教师进行必要的讲解、辅导;,以培养工程实践能力为主,重视基本实验技能和综合应用能力的培养。,三、课程特点:,课程简介,四、课程目标:,能正确使用常用仪器,掌握电子电路的基本测试技术,能正确处理实验数据、进行误差分析、写出实验报告,具有,独立,分析、寻找和排除实验故障的能力,!,课程简介,五、教学时数:,32+32,(课内:课外,=1:1,),学生需要另外预约实验时间:,7,个单元。可登陆电信系开放实验管理系统进行预约。,实验预约系统地址:,50 mW,输出高电平,V,OH,:,V,OH,3.5 V,,为逻辑,1,输出低电平,V,OL,:,V,OL,0.4 V,,为逻辑,0,扇出系数,N,O,:N,O,8,N,O,=,I,OL,/,I,IS,平均传输延迟时间,t,pd,:,直流噪声容限,V,NH,和,V,NL,:,t,PLH,50%,50%,50%,50%,t,PHL,输入,同相输出,t,pd,=(t,PLH,+t,PHL,)/2,t,pd,的数值很小,一般为几纳秒至几十纳秒。,指输入端所允许的输入电压变化的极限范围。,V,NH,=,V,SH,V,ON,V,NL,=,V,OFF,V,SL,TTL,与非门电路的主要参数,TTL,器件的使用规则,电源电压,+,V,CC,:,只允许在,+5V,10%,范围内,超过该范围可能会损坏器件或使逻辑功能混乱。,电源滤波,TTL,器件的高速切换,会产生电流跳变,其幅度约,4mA,5mA,。该电流在公共走线上的压降会引起噪声干扰,因此,要尽量缩短地线以减小干扰。可在电源端并接,1,个,100,F,的电容作为低频滤波及,1,个,0.01,F,0.1,F,的电容作为高频滤波。,输出端的连接,不允许输出端直接接,+5V,或接地。除,OC,门和三态,(TS),门外,其它门电路的输出端不允许并联使用,否则,会引起逻辑混乱或损坏器件。,输入端的连接,输入端串入,1,只,1k,10k,电阻与电源连接或直接接电源电压,+,V,CC,来获得高电平输入。直接接地为低电平输入。,或门、或非门等,TTL,电路的,多余的输入端不能悬空,只能接地,;,与门、与非门等,TTL,电路的多余输入端可以悬空,(,相当于接高电平,),,但易受到外界干扰,可将它们接,+,V,CC,或与其它输入端并联使用,输入端,并联,时,从信号获取的,电流将增加,。,TTL,器件的使用规则,电源电压,+,V,DD,:,+,V,DD,一般在,+5V,+15V,范围内均可正常工作,并允许波动,10%,。,静态功耗,P,D,:,约在微瓦量级。,输出高电平,V,OH,:,V,OH,V,DD,0.5V,为逻辑,1,。,输出低电平,V,OL,:,V,OL,V,SS,+0.5V,为逻辑,0(,V,SS,=0V),。,CMOS,与非门电路的主要参数,CMOS,器件的使用规则,电源电压,+V,DD,:,电源电压不能接反,规定,+V,DD,接电源正极,,V,SS,接电源负极,(,通常接地,),。,输出端的连接:,输出端不允许直接接,+V,DD,或地,除三态门外,不允许两个器件的输出端连接使用。,输入端的连接:,输入信号,V,i,应为,V,SS,V,i,V,DD,,超出该范围会损坏器件内部的保护二极管或绝缘栅极,可在输入端串接一只限流电阻,(10,100)k,;,多余的输入端不能悬空,应按逻辑要求直接接,+V,DD,或,V,SS,(,地,),。,二、实验目的,学会使用TTL逻辑电路芯片;,掌握组合逻辑电路的功能测试方法;,学会简单组合电路的设计方法。,三、实验内容,测量,TTL,与非门输出高、低电平,;,(图,5.16.1,、图,5.16.2,),测量门传输延迟时间;(图,5.16.5,),测量,TTL,与非门电压传输特性,;,(图,5.16.7,),4.,设计并组装一个,“,大小比较器,”,,测试其逻辑功能(静态、动态)。,1.,测量,TTL,与非门输出高、低电平,74LS00,空载,下拉负载,(,拉电流,),5.1k,下拉负载,(,拉电流,),510,上拉负载,(,灌电流,),510,V,OH,V,OL,四、实验的具体要求,分别测量图,a,、,b,、,c,、,d,、,e,五种情况下,Y,的电压值,其结果说明了什么?,测试电路,-,图,5.16.5,测试方法,-,光标测量法,四、实验的具体要求,2.,测量,门传输延迟时间,示波器光标测量法,示波器光标测量法,示波器光标测量法,示波器光标测量法,3.,测量,TTL,与非门电压传输特性(图,5.16.7,),在示波器上用,X-Y,显示方式观察曲线,并用坐标纸描绘出特性曲线,在曲线上标出,V,OH,、,V,OL,、,V,ON,、,V,OFF,,计算,V,NH,、,V,NL,。,顺时针调节信号发生器面板上的,OFFSET,旋钮,使之输出正三角波。,四、实验的具体要求,测试要点:,首先:观察,CH1,、,CH2,波形,(耦合方式为直流),;,然后:按,“,display,”,,菜单中选,“,格式,”,:,“,YT,”,“,XY,”,;,确定坐标原点;,在特性曲线上标出所有参数,。,测量,TTL,与非门电压传输特性,4,.,设计并组装一个能判断一位二进制数,A,与,B,大小的,“,大小比较器,”,,测试其功能,实验报告中,要有设计过程,;,画出逻辑电路图(应标上管脚号),;,静态测试:结果记入表,5.16.1;,动态测试:,A,为,1kHz,正方波,B=1,记录输出波形。,问题:只有,2,片,74LS00,,能否实现?,四、实验的具体要求,五、实验注意事项,1,电源(,5V,),核对无误,再接入!,2,输出端不能短路、线与;,3,多余输入端处理方法:,TTL,与非门、与门:并联、接,+5V,、悬空,TTL,或非门、或门:并联、接地、悬空,CMOS,电路的任何输入端均不能悬空,!,芯片管脚图,1.,记录实验所测得,TTL,与非门的主要参数;,2.,绘制,TTL,与非门的传输特性曲线,标出有关参数,算出噪声容限;,3.,写出比较器的设计过程,画出逻辑电路图,记录测试结果;,4.,记录实验过程中出现的故障或不正常现象,分析原因,说明解决的办法和过程;,5.,思考题:,P135-136-,12,如何将与非门作为非门使用?,TTL,或非门(或门)不用的输入端应如何处理?,六、实验报告要求,下次实验,集成触发器及其应用电路设计(实验十九),验证,JK,触发器的逻辑功能,设计并完成框图如,P149,图,5,19,6,所示的同步模,4,可逆计数器,
展开阅读全文

开通  VIP、SVIP  下载更划算
下载10份以上建议开通 VIP 会员
下载20份以上建议开通SVIP会员


开通VIP      成为共赢上传

当前位置:首页 > 包罗万象 > 大杂烩

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        关注我们

©2010-2026 宁波自信网络信息技术有限公司  版权所有

客服电话:0574-28810668  投诉电话:18658249818

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :微信公众号    抖音    微博    LOFTER 

客服