数字电子技术ch8[1].ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,数字电子技术ch81,*,PPT,文档演模板,Office,PPT,数字电子技术ch8,2026/11/10,数字电子技术ch81,一、概述,半导体存储器是一种能,存储,大量,二值数字信息,的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。,半导体存储器,ROM,EPROM,快闪存储器,PROM,E,2,PROM,固定ROM（又称掩膜ROM）,可编程ROM,RAM,SRAM,DRAM,按存取方式来分：,2026/11/10,数字电子技术ch81,按制造工艺来分：,半导体存储器,双极型,MOS型,对存储器的,操作,通常分为两类：,写,即把信息存入存储器的过程。,读,即从存储器中取出信息的过程。,两个重要技术指标：,存储容量,存储器能存放二值信息的多少。单位是,位,或,比特,（bit）。1K=2,10,=1024，1M=2,10,K=2,20,。,存储时间,存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。,2026/11/10,数字电子技术ch81,读写存储器又称,随机存储器,。,读写存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称,RAM,。,RAM 按功能可分为 静态、动态两类；,RAM 按所用器件又可分为双极型和 MOS型两种。,8.1 随机存取存储器(RAM),2026/11/10,数字电子技术ch81,8.1.1 RAM的电路结构与工作原理,1.RAM存储单元,六管静态存储单元,（行选择线）,（列选择线）,存储单元,位,线,B,位,线,B,X,i,Y,i,T,5,T,3,T,1,T,6,T,4,T,2,V,DD,V,GG,D,D,T,7,T,8,（数据线I/O）,（数据线I/O）,2026/11/10,数字电子技术ch81,1,X,i,Y,i,D,I,D,o,R,/,W,G,1,G,2,G,3,T,2,T,1,T,3,T,4,T,5,C,R,V,CC,（行选择线）,（列选择线）,（读写控制端）,写入刷新控制电路,存储单元,“读”,位,线,“写”,位,线,（数据输入）,（数据输出）,三管动态存储单元,2026/11/10,数字电子技术ch81,2、RAM 的结构,存储矩阵,读/写,控制器,地,址,译,码,器,地,址,码,输入,片选,读,/写,控制,输入,/输出,CS,R,/,W,I,/,O,2026/11/10,数字电子技术ch81,列地址译码器,行地址译码器,A,4,A,3,A,2,A,1,A,0,A,5,A,6,A,7,X,0,X,1,X,31,Y,0,Y,1,Y,7,256(字)4(位)RAM存储矩阵,字单元,2564=1024=2,10,=1K个基本存储单元,8列,32行,基本单元,（1）存储矩阵,2026/11/10,数字电子技术ch81,（2）,地址译码,一元地址译码,D,3,D,2,D,1,D,0,W,0,W,1,W,256,译,码,器,0 0 1 1,1 0 1 0,0 1 1 1,A,0,A,1,A,7,1,0,.,.,.,0,W,1,1 0 1 0,8线 256线,缺点:,n,位地址输入的译码器,需要,2,n,条输出线。,1,0,1,0,二元地址译码,Y,0,Y,1,Y,15,A,0,A,1,A,2,A,3,X,0,X,1,X,15,行,译,码,器,A,4,A,5,A,6,A,7,列译码器,D,out,4线 16线,1 0,.,.,.,0,1 0 0,8,位地址输入的,地址译码器,只有,32,条输出线。,2026/11/10,数字电子技术ch81,2,5,(32),根行选择线,10,根地址线,2,n,(1024)个地址,2,5,(32),根列选择线,1024 个字排列成,32,32 矩阵,当,X,0,=,1，,Y,0,=,1,时，,对 0-,0,单元,读,(,写,),当,X,31,=,1，,Y,31,=,1,时，,对 31-,31,单元,读,(,写,),例,1024,1 存储器矩阵,2026/11/10,数字电子技术ch81,（3）输入输出控制电路,在,CS=,0时：当,R,/,W=,0时,G,1,和,G,2,打开，,G,3,处于高阻状态，写入数据；当,R,/,W=,1时,G,3,打开，,G,1,和,G,2,处于高阻状态，读出数据。,在,CS=,1时：G,1,、,G,2,和,G,3,处于高阻状态，不工作。,&,&,I/O,D,D,R/W,CS,2026/11/10,数字电子技术ch81,CS,ADD,(地址),I,/,O,输出数据,读出单元的地址,t,RC,t,ACS,t,AA,3.RAM的操作与定时,读操作过程及时序图,欲读取单元的地址加到存储器的地址输入端；,加入有效的片选信号CS；,让片选信号CS无效，,I,/,O,端呈高阻状态，本次读出结束。,在,R,/,W,线上加高电平，经过一段延时后，所选择单元的内容出现在,I,/,O,端；,地址存取时间,读周期,片选最小时间,2026/11/10,数字电子技术ch81,写入单元的地址,写入数据,CS,ADD,I,/,O,t,WC,t,WP,t,WR,t,AS,t,DW,t,DH,R,/,W,写操作过程及时序图,欲读取单元的地址加到存储器的地址输入端；,加入有效的片选信号CS；,在,R,/,W,线上加低电平，进入写工作状态；,让片选信号CS无效，,I,/,O,端呈高阻状态，本次写入结束。,将待写入的数据,加到,I,/,O,端；,2026/11/10,数字电子技术ch81,8.1.2 RAM 容量的扩展,(一),位扩展,地址线、读/写控制线、片选线,并联,输入,/,输出,线分开使用,如：用 8 片 1024,1 位 RAM 扩展为 1024,8 位 RAM,I,/,O,1024,1,(0),A,0,A,1,A,9,R/W,CS,I,/,O,1024,1,(1),A,0,A,1,A,9,R/W,CS,I,/,O,1024,1,(7),A,0,A,1,A,9,R/W,CS,A,0,A,1,.,.,A,9,CS,R,/,W,0,0,I,0,I,1,I,7,D,0,D,7,1,0,O,0,O,1,O,7,D,0,D,7,2026/11/10,数字电子技术ch81,(二)字扩展,2026/11/10,数字电子技术ch81,8.2,只读存储器,（,ROM,）,分类,掩模,ROM,可编程,ROM,（,PROM,P,rogrammable,ROM,）,可擦除可编程,ROM,（,EPROM,E,rasable,PROM,）,说明:,掩模,ROM,PROM,生产过程中在掩模板控制下写入，内容固定，,不能更改,内容可由用户编好后写入，一经写入不能更改,紫外光擦除（约二十分钟）,EPROM,存储数据可以更改，但改写麻烦，工作时只读,EEPROM 或 E,2,PROM,电擦除（几十毫秒）,Flash Memory(快速存储器),2026/11/10,数字电子技术ch81,1.基本结构,一、ROM 的结构示意图,地址输入,数据输出,n,位地址,b,位数据,A,0,A,1,A,n,-1,D,0,D,1,D,b-1,D,0,D,1,D,b,-1,A,0,A,1,A,n-1,2,n,b,ROM,最,高,位,最,低,位,2026/11/10,数字电子技术ch81,2.内部结构示意图,存储单元,数据输出,字,线,位线,地址译码器,ROM 存储容量=,字线数,位线数,=2,n,b,（位）,地,址,输,入,0单元,1单元,i,单元,2,n,-,1单元,D,0,D,1,D,b,-1,A,0,A,1,A,n,-1,W,0,W,1,W,i,W,2,n,-,1,2026/11/10,数字电子技术ch81,3.逻辑结构示意图,(1)中大规模集成电路中门电路的简化画法,连上且为硬连接，不能通过编程改变,编程连接，可以通过编程将其断开,断开,A,B,D,C,A,B,D,Y,&,A,B,C,Y,1,与门,或门,2026/11/10,数字电子技术ch81,A,Y=A,Y=A,A,Z=A,Y=A,A,Y,A,1,A,1,Y,A,1,Y,Z,缓冲器,同相输出,反相输出,互补输出,2026/11/10,数字电子技术ch81,(2)逻辑结构示意图,m,0,A,0,A,1,A,n,-1,m,1,m,i,m,2,n,-1,译码器,Z,0,(,D,0,),或门,Z,1,(,D,1,),或门,Z,b,-,1,(,D,b,-,1,),或门,2,n,个与门构成,n,位,二进制译码器,输,出,2,n,个最小项。,.,.,.,n,个,输,入,变,量,b,个输出函数,或门阵列,与门阵列,2026/11/10,数字电子技术ch81,W,0,(,m,0,),W,2,(,m,2,),D,0,=,W,0,+,W,2,=,m,0,+,m,2,二、ROM 的基本工作原理,1.电路组成,二极管或门,二极管与门,W,0,(,m,0,),+,V,CC,1,A,1,1,1,A,0,1,V,cc,EN,D,3,EN,D,2,EN,D,1,EN,D,0,D,3,D,2,D,1,D,0,W,0,(,m,0,),W,1,(,m,1,),W,2,(,m,2,),W,3,(,m,3,),与,门,阵,列,(译码器),或,门,阵,列,(编码器),位,线,字线,输出,缓冲,2026/11/10,数字电子技术ch81,2.工作原理,输出信号的逻辑表达式,1,A,1,1,1,A,0,1,V,cc,EN,D,3,EN,D,2,EN,D,1,EN,D,0,D,3,D,2,D,1,D,0,W,0,(,m,0,),W,1,(,m,1,),W,2,(,m,2,),W,3,(,m,3,),与,门,阵,列,(译码器),或,门,阵,列,(编码器),位,线,输出,缓冲,字线,字线：,位线：,2026/11/10,数字电子技术ch81,输出信号的真值表,0 0,0 1,1 0,1 1,0 1 0 1,A,1,A,0,D,3,D,2,D,1,D,0,1 0 1 0,0 1 1 1,1 1 1 0,3.功能说明,(1)存储器,(2)函数发生器,地址,存储数据,输入变量,输出函数,(3)译码编码,字线,编码,0 1 0 1,1 0 1 0,0 1 1 1,1 1 1 0,A,1,A,0,0 0,0 1,1 0,1 1,输入变量,输出函数,2026/11/10,数字电子技术ch81,三、ROM,应用举例及容量扩展,1、ROM 应用举例,用 ROM 实现以下逻辑函数,例 3.6.2,Y,1,=,m,(2,3,4,5,8,9,14,15）,Y,2,=,m,(6,7,10,11,14,15）,Y,3,=,m,(0,3,6,9,12,15）,Y,4,=,m,(7,11,13,14,15）,A,1,B,1,C,1,D,1,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,m,8,m,9,m,10,m,11,m,12,m,13,m,14,m,15,Y,2,Y,3,Y,4,Y,1,译码器,编码器,2026/11/10,数字电子技术ch81,2、ROM 容量扩展,（1）存储容量,存储器存储数据的能力，为存储器含存储单元的总位数。,存储容量=字数,位数,字 word,位 bit,1k,1,:,1024 个字 每个字 1 位 存储容量,1 k,1k,4,:,1024 个字 每个字 4 位 存储容量,4 k,256,8,:,256 个字 每个字 8 位 存储容量,2 k,64 k,16,:,64 k 个字 每个字 16 位 存储容量,1024k（1M）,（2）存储容量与地址位数的关系,存储容量 256,4,8 位地址,256=2,8,4 位数据输出,存储容量 8k,8,8k=8,2,10,=2,13,13 位地址,8 位数据输出,2026/11/10,数字电子技术ch81,（3）常用 EPROM,2764：,27128：,A,0,A,12,8k,8 (64k),13,位地址输入：,8,位数据输出：,O,0,O,7,输出使能端,1 输出呈高阻,0 使能,片选端,ROM,工作,（任意）ROM,不工作输出呈高阻,16k,8 (128k),16k=16,2,10,=2,14,27256：,32k,8 (256k),32k=32,2,10,=2,15,2764,VPP,PGM,A,0,A,1,A,2,A,3,A,4,A,5,A,6,A,7,A,8,A,9,A,10,A,11,A,12,CS,OE,O,0,O,1,O,2,O,3,O,4,O,5,O,6,O,7,V,CC,V,IH,(,PGM,),CS,OE,地,址,输,出,0,1,其他常用的 EPROM,2026/11/10,数字电子技术ch81,（4）ROM 容量的扩展,地,址,总,线,8位数据总线,16位数据总线,D,(70),D,(158),8 位 16 位,地址线合并（共用）,输出使能端、片选端合并（共用）,数据输出端分为高 8 位和低 8 位,方法,(a)字长的扩展（位扩展）：,27256,A,0,A,14,O,7,O,0,CS,OE,27256,A,0,A,14,O,7,O,0,CS,OE,CS,OE,2026/11/10,数字电子技术ch81,(b)字线的扩展（地址码的扩展,字扩展,）,两片 4,4,8 4：,四片 32 k,8,4 32 k 8：,15 位地址输入,增加两位地址,经过 2 线-4 线译码控制四个芯片的,ROM,4,4,位,A,1,A,0,D,1,D,0,D,2,D,3,ROM,4,4,位,A,1,A,0,D,1,D,2,D,3,D,0,1,增加一位地址,A,2,（P283）,2026/11/10,数字电子技术ch81,PLD：它的逻辑功能由用户通过对器件编程来设定。,数字集成电路,标准IC,微处理器MPU,专用集成电路ASIC（80年代）,PLD,PROM和EPROM,可编程逻辑阵列PLA,可编程阵列逻辑PAL,通用阵列逻辑GAL,ASIC,FPGA,(现场可编程门阵列),8.3 可编程逻辑器件,(PLD),2026/11/10,数字电子技术ch81,A,A,A,8.3 可编程逻辑器件（PLD）,8.3.1 PLD的电路表示法,互补输入缓冲器,三态输出缓冲器,硬线连接单元,被编程连接单元,被编程删除单元,1.PLD的基本结构和连接方式,与阵列,或阵列,2026/11/10,数字电子技术ch81,2.基本门电路的PLD表示法,与门的PLD表示法,或门的PLD表示法,与门的默认状态为连接状态，在下图中，与门的输出为0。,2026/11/10,数字电子技术ch81,3.PROM电路的PLD表示法,PROM实质上是可编程逻辑器件，相当于包含一个固定的与门阵列（就是全译码的地址译码器n线-n,2,线译码器）和一个可编程或门阵列。其中地址译码器的地址端作为输入端，数据输出端作为逻辑输出端。,与阵列,或阵列,A,0,A,1,L,0,L,1,L,0,L,1,2位地址线4位数据线PROM的PLD表示法,2026/11/10,数字电子技术ch81,A,0,A,1,A,2,A,3,D,0,D,1,D,2,D,3,4位地址线4位数据线PROM的PLD表示法,2026/11/10,数字电子技术ch81,A,0,A,1,A,2,A,3,O,0,O,1,O,2,O,3,8.3.2 可编程阵列逻辑器件（PAL）简介,1.PAL的基本结构,编程前的内部结构,固定的或阵列,采用熔丝编程的与阵列,2026/11/10,数字电子技术ch81,A,0,A,1,A,2,A,3,O,0,O,1,O,2,O,3,编程后的内部结构,A,B,C,L,2,L,1,L,0,L,3,2026/11/10,数字电子技术ch81,1,2,3,4,5,6,7,8,9,19,18,17,16,15,14,13,12,11,0,3,4,7,8,11,12,15,16,19,20,23,24,27,31,28,0,3,4,7,8,11,12,15,16,19,20,23,24,27,31,28,2.PAL16L8,（具有20个引脚，20号电源端和10号接地端未画出）,2026/11/10,数字电子技术ch81,8.3.2 可编程通用阵列逻辑器件（GAL）,1.GAL的基本结构,GAL是在PAL的基础上发展起来的新一代增强型器件，它直接继承了PAL的与或阵列结构，并增加了灵活的输出逻辑宏单元OLMC来增强输出功能，同时采用电子标签和宏单元结构字等新技术和E,2,CMOS新工艺，使其具有可擦除、可重新编程和可重新配置结构等功能。,GAL的与或阵列结构分为两类：,与门阵列可编程，或门阵列固定连接（PAL型）。例：GAL16V8,GAL16V8是20脚器件，最多具有16个输入端，8个输出端。（结构图中未画出10接地端和20电源端）,与门阵列可编程，或门阵列可编程（PLA型）。例：GAL39V18,GAL39V18是20脚器件，最多具有39个输入端，18个输出端。,2026/11/10,数字电子技术ch81,1,2,3,4,5,6,7,8,9,19,18,17,16,15,14,13,12,11,OLMC,(19),OLMC,(18),OLMC,(17),OLMC,(16),OLMC,(15),OLMC,(14),OLMC,(13),OLMC,(12),GAL16V8的逻辑结构图,2026/11/10,数字电子技术ch81,输出逻辑宏单元OLMC的逻辑结构主要由4个部分组成,：,2.输出逻辑宏单元OLMC,或门阵列：是一个8输入或门阵列，构成了GAL的或门阵列。,异或门：用于控制输出信号的极性，通过对结构控制字（存储在存储单元中）中的控制位,XOR,（,n,）编程来改变或门阵列输出的极性。,正边沿触发的D触发器：锁存或门的输出状态GAL 适用于时序逻辑电路。,4个数据多路开关（数据选择器MUX）：,乘积项数据选择器PTMUX：用于控制来自与阵列的第一乘积项。当结构控制字中的控制位,CO,0和,CO,1（,n,）的关系为,CO,0,CO,1（,n,）=1时，第一乘积项作为一个输入项。,三态数据选择器TSMUX：用于选择输出三态缓冲器的选通信号。,反馈数据选择器FMUX：用于选择反馈信号的来源。,输出数据选择器OMUX：用于控制输出信号是否锁存。,2026/11/10,数字电子技术ch81,输出逻辑宏单元,OLMC,OE,CK,I,/,O,(,n,),0,1,P,T,M,U,X,D,Q,Q,0,1,O,M,U,X,F,M,U,X,10,11,01,00,AC,0,AC,1,(,n,),11,10,01,00,T,S,M,U,X,CK,OE,XOR,(,n,),接邻近单元输出,I,/,O,(,m,),V,CC,AC,0,AC,1,(,n,),AC,1,(,m,),接与,阵列,0,1,两个2选1数据选择器,两,个,4,选,1,数,据,选,择,器,乘积项数据选择器,输出数据选择器,0,组合输出,1,寄存器输出,三态数据选择器,反馈数据选择器,反馈,2026/11/10,数字电子技术ch81,FMUX,的输出与三个结构控制字的关系,OE,I,/,O,(,n,),0,1,P,T,M,U,X,D,Q,Q,0,1,O,M,U,X,F,M,U,X,10,11,01,00,AC,0,AC,1,(,n,),CK,OE,XOR,(,n,),接邻近单元输出,I,/,O,(,m,),AC,0,AC,1,(,n,),AC,1,(,m,),AC,0,AC,1,(,n,),AC,1,(,m,),FMUX的选择,1 0,1 1,0,1,0,0,D,触发器的,Q,本单元输出,I,/,O,(,n,),邻近单元输出,I,/,O,(,m,),地,2026/11/10,数字电子技术ch81,AC0,AC1（n）,控制电平,功能,0,0,1,用户自定义,0,1,1,1,0,1,1,1,0,三态输出使能控制,AC0,AC1（n）,输出功能,0,0,使能,0,1,高阻,1,0,由OE确定,1,1,由设计者编程确定,PTMUX功能表,TSMUX功能表,2026/11/10,数字电子技术ch81,AC0,AC1（n）,AC1（m）,功能,0,0,无反馈,0,1,邻近OLMC输出作输入,1,0,本部寄存器输出反馈,1,1,本级OLMC输出反馈,AC0,AC1（n）,功能,0,0,组合型输出,0,1,组合型输出,1,0,寄存器型输出,1,1,组合型输出,FMUX功能表,OMUX功能表,2026/11/10,数字电子技术ch81,OLMC,的输出组态,SYN AC,0,AC,1,(,n,),功 能,注,0,1 0,寄存器输出,纯时序输出,0 1,1,组合与寄存器输出,本宏单元为组合输出，一个以上宏单元寄存器输出,1 0 0,纯组合输出,无内部反馈和使能控制,1 0 1,纯输入方式,输入为,I,/,O,(,m,),三态门禁止,1 1 1,组合输出,组合,I,/,O,输出,乘积项,P,1,控制输出使能,2026/11/10,数字电子技术ch81,3.结构控制字,乘积项禁止位32位,XOR,(,n,),4位,AC0,1位,AC1(,n,),8位,SYN,1位,XOR,(,n,),4位,乘积项禁止位32位,82位,PT,63,PT,32,PT,31,PT,0,12,13,14,15,16,17,18,19,12,19,结构控制字各位功能:,同步位SYN：用以确定器件具有组合型输出能力还是寄存器型输出能力。当SYN=1时，具有组合型输出能力；当SYN=0时，具有寄存器型输出能力。,结构控制位,AC,0：对于8个OLMC是公共的，与各,AC,1(,n,)配合控制各个多路开关。,结构控制位,AC,1,(,n,),：每个OLMC都有单独的,AC,1,(,n,),。,极性控制位,XOR,(,n,)：共8位，通过各自的异或门来控制其输出极性。,乘积项（PT）禁止位：共64位，分别控制各乘积项。,2026/11/10,数字电子技术ch81,几种常见的,GAL,器件,型 号,与阵列规模,(乘积项,输入项,),OLMC,最大输出数,特 点,GAL16V8,64 32,8,普通型,GAL20V8,64 40,8,普通型,isp GAL16Z8,64 32,8,可擦写万次,GAL39V18,64 78,10,与、或阵列,均可编程,2026/11/10,数字电子技术ch81,例：试用PROM实现4位二进制码到Gray码的转换。,转换真值表,与阵列,或阵列,A,2,A,1,A,0,A,3,D,2,D,1,D,0,D,3,2026/11/10,数字电子技术ch81,三、可编程阵列逻辑PAL,A,2,A,1,A,0,D,0,D,1,D,2,或阵列,（固定）,与阵列,（可编程）,实现,组合,逻辑函数：将函数化简为,最简与或式,，将对应的与项相或输出即可。,只能一次性编程。,1.PAL的应用,2026/11/10,数字电子技术ch81,演讲完毕，谢谢听讲,!,再见，see you again,3rew,2026/11/10,数字电子技术ch81,