数字电子技术部分期末考试复习.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,电子技术总复习,崔春艳,电工电子教学部3-319,二零零七年十二月,第一章 逻辑代数基础,一、数制和码制,1.数制：,计数方法或计数体制（由基数和位权组成）,种 类,基 数,位 权,应 用,备 注,十进制,0,9,10,i,日常,二进制,0,，1,2,i,数字电路,2=2,1,八进制,0,7,8,i,计算机程序,8=2,3,十六进制,0,9，A F,16,i,计算机程序,16=2,4,各种数制之间的相互转换，特别是十进制二进制的转换，要求熟练掌握。,2.码制：,常用的 BCD 码有 8421 码、2421 码、5421,码、余 3 码等，其中以,8421 码,使用最广泛。,二、常用逻辑关系及运算,1.三种基本逻辑运算：,与、或、非,2.四种复合逻辑运算：,与非、或非、与或非、异或,三、逻辑代数的公式和定理,是推演、变换和化简逻辑函数的依据，有些与普通代数相同，有些则完全不同，要认真加以区别。这些定理中，,摩根定理,最为常用。,真值表 函数式 逻辑符号,四、逻辑函数的化简法,化简的目的是为了获得最简逻辑函数式，从而使逻辑电路简单、成本低、可靠性高。化简的方法主要有,公式化简法,和,图形化简法,两种。,1.公式化简法：,可化简任何复杂的逻辑函数，但要求能熟,练和灵活运用逻辑代数的各种公式和定理，并要求具有一定的运算技巧和经验。,2.图形化简法：,简单、直观，不易出错，有一定的步骤和,方法可循。但是，当函数的变量个数多于,六个时，就失去了优点，没有实用价值。,约束项：,（无关项）,可以取 0，也可以取 1，它的取值对逻辑函,数值没有影响，应充分利用这一特点化简,逻辑函数，以得到更为满意的化简结果。,五、逻辑函数常用的表示方法：,真值表、卡诺图、函数式、逻辑图和波形图。,它们各有特点，但本质相同，可以相互转换。尤其是由,真值表 逻辑图,和,逻辑图 真值表,，,在逻辑电路的分析和设计中经常用到，必须熟练掌握。,三、集成门电路,本章重点,主要介绍了,CMOS,和,TTL,集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。,1.,逻辑特性（逻辑功能）,：,普通功能,与门、或门、非门、与非门、或非门、与或非,门和异或门。,特殊功能,三态门、OC门、OD门和传输门。,2.,电气特性,：,静态特性,主要是输入特性、输出特性和传输特性。,动态特性,主要是传输延迟时间的概念。,TTL,CMOS,分类,工作电源,V,CC,=5 V,V,DD,=3,18 V,输出电平,U,OL,=0.3 V,U,OH,=3.6 V,U,OL,0 V,U,OH,V,DD,U,TH,=0.5,V,DD,U,TH,=1.4 V,阈值电压,输入端串,接电阻,R,i,当,R,i,R,on,（2.5,k,）,输入由,0 1,在一定范围内，,R,i,的改,变不会影响输入电平,输入端,悬空,即,R,i,=,输入为,“1”,不允许,多余输入,端的处理,1.与门、与非门接电源；或门、或非门接地。,2.与其它输入端并联。,四、集成门电路使用中应注意的几个,问题,练习,写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,&,A,100,100k,=1,&,A,100,100k,=1,=1,1,A,100,100k,1,A,100,100k,=0,练习,写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,=1,A,100,100k,=1,A,100,100k,&,A,悬空,&,A,悬空,不允许,第三章,组合逻辑电路,一、组合逻辑电路的特点,组合逻辑电路是由各种门电路组成的,没有记忆功,能,的电路。它的特点是任一时刻的输出信号只取决于,该时刻的输入信号，而与电路原来所处的状态无关。,逻辑图,逻辑表达式,化简,真值表,说明功能,二、组合逻辑电路的分析方法,三、组合逻辑电路的设计方法,逻辑抽象,列真值表,写表达式,化简或变换,画逻辑图,四、常用中规模集成组合逻辑电路,1.加法器：,实现两组多位二进制数相加的电路。,根据进位方式不同，可分为串行进位加法,器和超前进位加法器。,2.数值比较器：,比较两组多位二进制数大小的电路。,集成芯片：,74LS183（TTL）、C661（CMOS）,双全加器,两片双全加器（如74LS183）,四位串行进位加法器,74283、74LS283（TTL）,CC4008（CMOS）,四位二进制超前进位加法器,集成芯片：,7485、74L 85（TTL）,CC14585、C663（CMOS）,四位数值比较器,3.编码器：,将输入的电平信号编成二进制代码的电路。,主要包括二进制编码器、二 十进制编码,器和优先编码器等。,4.译码器：,将输入的二进制代码译成相应的电平信号。,主要包括二进制译码器、二 十进制译码,器和显示译码器等。,集成芯片：,74148、74LS148、74LS348（TTL）,8 线 3 线优先编码器,74147、74LS147（TTL）,10 线 4 线优先编码器,集成芯片：,74LS138,（TTL）,3线 8线译码器（二进制译码器）,7442、74LS42（TTL）,4线 10线译码器,74247、74LS247（TTL）,共阳极显示译码器,7448、74248、7449、74249等（TTL）,共阴极显示译码器,5.数据选择器：,在地址码的控制下，在同一时间内从,多路输入信号中选择相应的一路信号,输出的电路。常用于数据传输中的并-,串转换。,集成芯片：,74151、74LS151,74251、74LS251（TTL）,8 选 1 数据选择器,6.数据分配器：,在地址码的控制下，将一路输入信号,传送到多个输出端的任何一个输出端,的电路。常用于数据传输中的串-并转,换。,集成芯片：,无专用芯片，可用二进制集成译码器实现。,五、用中规模集成电路实现组合逻辑函数,1.数据选择器：,为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。,2.二进制译码器：,输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。,例,写出图中所示电路的逻辑表达式，说明其功能,A,B,Y,1,1,1,1,解,1.逐级写出输出逻辑表达式,2.化简,3.列真值表,0 0,0 1,1 0,1 1,1,0,0,1,4.功能,输入信号相同时,输出为1，否则为0,同或,。,例：分析题。,分析电路，写出逻辑代数式，列真值表，列出真值表，画出输入输出波形。,1,Y,=1,A,B,C,20K,思考：这样命题是否正确？,（1）设定变量：,例 3,设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,解,输入,A,、,B,、,C,，,输出,Y,（2）状态赋值：,A,、,B,、,C,=0,表示,输入信号为低电平,Y,=0,表示,输入信号中多数为低电平,1.逻辑抽象,A,、,B,、,C,=1,表示,输入信号为高电平,Y,=1,表示,输入信号中多数为高电平,2.列真值表,A,B,C,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,3.写输出表达式并化简,最简与或式,最简与非-与非式,4.画逻辑图,用与门和或门实现,A,B,Y,C,&,&,1,&,用与非门实现,&,例,用数据选择器实现函数,解,(2)函数,Z,的标准与或式,8,选,1,(3),确定输入变量和地址码的对应关系,(1),n,=,k,-1=4-1=3,若令,A,2,=,A,A,1,=,B,A,0,=,C,(4)画连线图,则,D,2,=,D,3,=,D,4,=1,D,0,=0,用 8 选 1 数据选择器,74LS151,Z,A,B,C,1,D,D,1,D,1,=,D,Y,74LS151,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,A,2,A,1,A,0,S,方法一：公式法,例：设计题。用74LS151,设计一个三变量判奇电路：当变量A，B，C取值有奇数个1时，输出Y为1；否则输出Y为0,。,（1）列真值表,A,B,C,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,1,0,1,0,0,1,(2)比较,8,选,1,（4）画连线图,Z,A,B,C,Y,74LS151,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,A,2,A,1,A,0,S,1,0,例,用集成译码器,74LS138,实现函数,(1)函数的标准与非-与非式,解,(3)画连线图,(2)确认变量和输入关系,令,则,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,A,0,A,1,A,2,ST,B,ST,C,ST,A,&,Z,3,A,B,C,1,在输出端需增加一个与非门,第四章 触发器,一、触发器,和门电路一样，也是组成数字电路的基本逻辑单元。它有,两个基本特性：,1.有两个稳定的状态,（0 状态和 1 状态）。,2.在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,因此，触发器具有记忆功能，常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输出的次态,Q,n,+1,与输出的现态,Q,n,及输入,信号之间的逻辑关系。触发器逻辑功能的描述方法主要,有,特性表、卡诺图、特性方程、状态转换图和波形图,（时序图）。,二、触发器的分类,1.根据电路结构不同，触发器可分为,（1）基本触发器：输入信号电平直接控制。,特性方程,（2）同步触发器：时钟电平直接控制。,特性方程,同步,RS,触发器,CP,=1（或 0）时有效,同步,D,触发器,（约束条件）,二、触发器的分类,1.根据,电路结构,不同，触发器可分为,（3）主从触发器：主从控制脉冲触发。,CP,下降沿（或上升沿）到来时有效,特性方程,主从,RS,触发器,主从,JK,触发器,（4）边沿触发器：时钟边沿控制。,CP,上升沿（或下降沿）时刻有效,特性方程,边沿,D,触发器,边沿,JK,触发器,2.根据,逻辑功能,不同，时钟触发器可分为,二、触发器的分类,（1）,RS,触发器,（约束条件）,（3）,D,触发器,（4）,T,触发器,（5）,T,触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,（2）,JK,触发器,例：写出电路的特性方程，列出状态表，并根据输入波形画出对应的输出波形。（设触发器初始状态为0）,CI,Q,IK,IJ,1,1,A,B,CP,CI,Q,IK,IJ,1,&,A,B,CP,CI,Q,IK,IJ,1,1,A,B,CP,CI,Q,1K,1J,1,A,B,CP,1,CI,Q,1K,1J,=,1,A,B,CP,1,CI,Q,1K,1J,&,A,B,CP,1,第五章,时序逻辑电路,一、时序逻辑电路的特点,数字,电路,逻辑,功能,组合逻辑电路,时序逻辑电路,（基本构成单元 门电路）,（基本构成单元 触发器）,任何时刻电路的输出，不仅和该时刻的输入,信号有关，而且还取决于电路原来的状态。,1.逻辑功能：,2.电路组成：,与时间因素(,CP,)有关；,含有记忆性的元件(,触发器,)。,二、时序电路逻辑功能的表示方法,逻辑图、逻辑表达式、状态表、卡诺图、,状态转换图（简称状态图）和时序图,三、时序电路的基本分析方法,实质：,逻辑图,状态图,关键：,求出状态方程，列出状态表，根据状态表画,出状态图和时序图，由此可分析出时序逻辑,电路的功能。,四、时序电路的基本分设计方法,实质：,状态图,逻辑图,关键：,根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画出逻辑图。,五、计数器,1.按计数进制分：,二进制计数器、十进制计数器和,任意进制计数器,2.按计数增减分：,加法计数器、减法计数器和可逆（加/减）计数器,3.按触发器翻转是否同步分：,同步计数器和异步计数器,记录输入脉冲,CP,个数的电路，是极具典型性和代表性的,时序逻辑电路,。,六、中规模集成计数器,功能完善、使用方便灵活，能很方便地构成,N,进制,（任意）,计数器,。主要方法有两种：,1.用,同步,置 0 端或置数端归零获得,N,进制计数器,根据,N,-,1 对应的二进制代码写反馈归零函数。,2.用,异步,置 0 端或置数端归零获得,N,进制计数器,根据,N,对应的二进制代码写反馈归零函数。,当需要扩大计数器的容量时，可将多片集成计数器进行级联。如,两片16 进制集成计数器,16,16 进制计数器,两片10 进制集成计数器,10,10 进制计数器,例,用4位二进制计数器 74163 构成,十二进制,计数器。,解：,1.,=1011,2.归零表达式：,3.,连线图,74163,Q,0,Q,1,Q,2,Q,3,CT,T,LD,CO,CP,CT,P,D,0,D,1,D,2,D,3,CR,1,&,同步清零,同步置零,第六章,波形产生和整形电路,一、555 定时器,是一种多用途的集成电路。只需外接少量阻容元件便可构成各种脉冲产生、整形电路，如,施密特触发器,、,单稳态触发器,和,多谐振荡器,等。,555,1,2,3,4,8,7,6,5,双极型,(TTL),电源:,4.5,16 V,单极型,(CMOS),电源:,3,18 V,带负载能力强,6,2,7,8,4,1,5,3,555,R,1,C,+,R,2,C,1,+,V,CC,u,O,二、多谐振荡器,是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。,多谐振荡器,没有稳定状态，,只有两个暂稳态。暂稳态间的相,互转换完全靠电路本身电容的充,电和放电自动完成。,改变,R,、,C,定时元件数值的,大小，可调节振荡频率。,在振荡频率稳定度要求很高的情况下，可采用,石英晶体振荡器,。,三、施密特触发器,是一种,脉冲整形电路,，虽然不能自动产生矩形脉冲，却可将输入的周期性信号整形成所要求的同周期,的矩形脉冲输出，还可用来进行幅度鉴别、构成单稳态触发器和多谐振荡器等。,6,2,7,8,4,1,5,3,555,+,V,CC,u,O2,u,I,U,CO,u,O1,+,V,DD,R,施密特触发器,有两个稳定状态，有两个不同的触发电平，因此具有,回差特性,。它的两个稳定状态是靠两个不同的电平来维持的，输出脉冲的宽度由输入信号的波形决定。此外，调节回差电压的大小，也可改变输出脉冲的宽度。,外接电压调节回差,施密特触发器,可由 555 定时器构成，也可用专门的集成电路实现。,四、单稳态触发器,也属于,脉冲整形电路,，可将输入的触发脉冲变换为宽度和幅度都符合要求的矩形脉冲，还常用于脉冲,的定时、整形、展宽（延时）等。,6,2,7,8,4,1,5,3,555,R,C,+,C,1,+,V,CC,u,O,0.01,F,u,I,单稳态触发器,有一个稳定,状态和一个暂稳态。其输出脉,冲的宽度只取决于电路本身,R、,C,定时元件的数值，与输入信,号无关。输入信号只起到触发,电路进入暂稳态的作用。,改变,R、C,定时元件的数,值可调节输出脉冲的宽度。,单稳态触发器,可由 555 定时器构成，也可用集成的单稳态触发器实现。,崔春艳,2007年12月,谢谢大家！,祝愿同学们：,有一个美好、快乐,发奋、上劲,自信、坦然,光明、灿烂的未来,