半导体存储器和可编程逻辑器件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,8,章 半导体存储器和可编程逻辑器件,8.1,半导体存储器,8.2,可编程逻辑器件,学习要点,随机存取存储器,RAM,和只读存储器,ROM,的结构、工作原理及,存储器容量扩展,的方法；,可编程阵列逻辑,PAL,、通用阵列,GAL,的结构与特点；,CPLD,和,FPGA,的结构特点；,可编程逻辑器件的开发与应用技术。,8.1,半导体存储器,8.1.1,只读存储器,8.1.2,随机存取存储器,RAM,8.1.3,存储器容量的扩展,存储器是数字计算机和其他数字系统中存放信息的重要器件，它使数字系统有了记忆能力，对数字信息进行有条不紊的运算和处理。,随着大规模集成电路的发展，半导体存储器因其具有集成度高、功耗低、存取速度快、使用寿命长等特点，已广泛应用于各种数字系统中。,半导体存储器按功能和存储信息的原理分为：,只读存储器,ROM,（,Read-only Memory,）,只读存储器是一种,只能读但不能写入,的存储器。即使断电，,ROM,中存放的数据也不会丢失。故,ROM,通常用来存放永久性的、不变的数据。,随机存取存储器,RAM,（,Read Access Memory,）,随机存取存储器,RAM,是一种,既可读又可写,的存储器。这种存储器断电后，数据将全部丢失，用于存放一些临时性的数据或中间结果。,8.1.1,只读存储器,根据,编程和擦除方法,的不同，,ROM,可分为：,掩膜,ROM,可编程只读存储器,PROM,可擦除可编程只读存储器,EPROM,电可擦除只读存储器,E,2,PROM,闪存,Flash,等不同类型。,8.1.1,只读存储器,1,只读存储器,ROM,的基本结构,ROM,由地址,译码器,和,存储矩阵,和,读出电路,三部分组成，结构如图所示。,图,8.1 ROM,的基本结构图,输入的地址码,字单元的地址选择线，简称字线,输出信息数据线，简称位线,地址译码器作用：,将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。,读出电路的作用：,一是提高存储器的带负载能力；,二是实现对输出状态的三态控制，以便于系统的总线联接。,存储矩阵：,存储器的主体部分,由存储单元组成。,一个存储单元只能存储,1,位二进制数,1,或,0,。,存储器的容量可用存储单元的数量来表示,一个具有条字线和条位线的存储器，其存储容量为,：,存储容量,=,字线数,位线数,=,位,当,01,、,10,、,11,时,2,只读存储器,ROM,的工作原理,以掩膜,ROM,为例，如图所示为二极管,ROM,的原理图，其存储容量为,44,。,图,8.2,只读存储器,ROM,原理图,读数,是根据,地址码,将指定,存储单元,中的数据读出来。,如,则,输出,则 依次输出为,0110,。,0010,、,1101,、,01,10,11,字线位线交叉处,接二极管,，表示存储信息为,1,；,无二极管,，表示存储信息为,0,。,用简化的阵列图来表示存储矩阵中的存储信息,每个,交叉点,表示一个,存储单元,，,有,二极管用黑点,“,”,表示，该存储单元中存储数据是,1,。,无,二极管的不用，意味该存储单元中存储的数据是,0,。,3,ROM,的分类,根据编程和擦除的方法不同，,ROM,可分为,:,掩膜,ROM,可编程只读存储器,PROM,（,Programmable ROM,）,可擦除可编程只读存储器,EPROM,（,Erasable Programmable ROM,）,电可擦除只读存储器,EEPROM,快闪存储器（,Flash Memory,）,4.ROM,的应用,例,8.1.1,试用,ROM,实现下列逻辑函数：,解：（,1,）将函数化为标准与,-,或式，即：,（,2,）确定存储单元内容。由函数最小项表达式可知函数有,4,个存储单元为,1,，有,5,个存储单元为,1,。,（,3,）画出用,ROM,实现的逻辑图，如图,8.4,所示。,5,集成电路,ROM,常用的,EPROM,典型芯片有,2716,（,2K8,）、,2732A,（,4K8,）、,2764,（,8K8,）、,27128,（,16K8,）、,27256,（,32K8,）和,27512,（,64K8,）等；,E2PROM,典型芯片有,2864,（,8K8,）、,28C010,（,1,兆）、,28C020,（,2,兆）等。,EPROM,基本电路结构的差别不大，现以,Intel 2716,为例，介绍集成电路,ROM,的结构及其工作原理。,8.1.2,随机存取存储器,RAM,随机存取存储器,RAM,可以在任意时刻，对任意选中的存储单元进行信息的写入和读出操作。与只读存储器相比，随机存取存储器最大的优点是存取方便，使用灵活，缺点是一旦断电，所存内容全部丢失。,1,RAM,的基本结构和工作原理,随机存取存储器,RAM,由,存储矩阵、地址译码器,和,读写控制电路,组成。,图,8.6 RAM,的基本结构,输入的地址码,字单元的地址选择线，简称字线,输出信息数据线，简称位线,信息的读出和写入是以,字,为单位的。,为了区别各个不同的字，给每个字都赋予一个唯一的编号，这个编号称为,地址,。地址的选择是通过地址译码器来实现的。,地址译码器分为,行地址译码器,和,列地址译码器,。由它们共同确定欲选择的地址单元。,图,8.7 RAM,存储矩阵,如图所示是容量为,10244,（即,1K4,，有,1K,个字，每个字,4,位）的,RAM,存储矩阵。,因 ，故,1024,个字需要,10,位二进制地址码。,地址码的高,4,位经列地址译码器译码后产生,16,根列选择线，每根列线同时选中,4,位存储单元，只有被行选择线和列选择线都选中的单元才能被访问。,地址码的低,6,位经行地址译码器译码后产生,64,根行选择线。,如输入地址码,则位于 和 交点处的字单元可以进行读写操作，而其他单元没被选中。,1,RAM,的基本结构和工作原理,数字系统中的,RAM,一般由多片组成，而系统每次读,/,写时，只对其中的一片（或几片）进行读,/,写，在每片,RAM,上均加有,片选信号,，只有 的,RAM,芯片才,被选中,，可以进行读,/,写操作，的,RAM,芯片，其,I/O,端为,高阻状态,，不能进行任何操作。,读,/,写,操作利用,控制信号,来完成，是分时进行的，当读,/,写控制信号 时，执行,读操作,，将存储单元里的数据送到输入,/,输出端上；当 时，执行写操作，加到输入,/,输出端上的数据被写入存储单元中。,2,RAM,存储单元的类型,根据所采用的存储单元工作原理的不同,随机存储器分为：,静态存储器,SRAM,动态存储器,DRAM,总之，静态,RAM,速度快但价格贵，动态,RAM,要便宜一些，但速度慢。因此，静态,RAM,常用来组成,CPU,中的高速缓存，而动态,RAM,能组成容量更大的系统内存空间。,3.,集成静态存储器,SRAM,常用的集成静态存储器,SRAM,典型芯片有：,2114,（,1K4,）、,6116,（,2K8,）、,6264,（,8K8,）等。以,Intel 2114A,为例，介绍一下,SRAM,的结构及其工作原理。,（,1,）电路结构。,引脚图,（,2,）工作方式。,表,8.2 2114A,的工作方式,工作方式,未选中,1,高阻,读操作,0,1,输出,写操作,0,0,输入,8.1.3,存储器容量的扩展,在数字系统或计算机中，单片存储器芯片往往不能满足存储容量的要求，可把若干存储器芯片进行组合，扩展成大容量存储器。,扩展方法主要有,位扩展,和,字扩展,两种。,位扩展方式：,存储器的字数够用，而每个字的位数不够用时，通过把地址线并接进行位扩展。,字扩展方式：,当存储芯片每个字的位数够用，而字数不够时，进行字扩展。,图,8.9 RAM,的位扩展,2114A,的存储容量为,1K4,，,2,片扩展成,1K 8,位的,RAM,。,图,8.10 RAM,的字扩展,同时位扩展和字扩展方式,存储器芯片的字长和容量均不符合存储器系统的要求时，将位扩展和字扩展两种方法结合起来，从而满足存储容量的要求。,例如用,1K4,的,2114A,芯片扩展成,2K8,的存储器系统。由于芯片的字长为,4,位，因此首先需要采用位扩充的方法，用两片芯片扩展成,1K8,的存储器。然后再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的,1K8,的芯片组来完成，即可得到,2K8,的存储器系统。,8.2,可编程逻辑器件,8.2.1,概 述,8.2.2,低密度可编程逻辑器件,及其应用,8.2.3,高密度可编程逻辑器件,及其应用开发,8.2.1,概 述,1,PLD,器件的发展概况,早期的通用型和专用型：简单且固定不变，但因集成度低且功能有限，所以构成系统时灵活性差，芯片间往往有大量的连线，最终导致系统可靠性差、费用高、功耗和体积大等缺点。,20,世纪,70,年代中期专用集成电路,ASIC,（,Application Specific Integrated Circuit,）,可编程逻辑器件,PLD,（,Programmable Logic Device,）器件出现：通过设计芯片来实现系统功能，增强了设计的灵活性，可减少芯片数量、缩小系统体积、降低功耗、提高系统的速度和可靠性。,低密度可编程逻辑器件,LDPLD,可编程逻辑阵列（,PLA,）,可编程只读存储,PROM,可编程阵列逻辑（,PAL,）,通用阵列逻辑（,GAL,）,这四种,PLD,器件结构简单，具有成本低、速度高、设计简便等优点，但规模较小，难以实现复杂的逻辑功能。,20,世纪,80,年代后期,高密度可编程逻辑器件,HDPLD,复杂可编程逻辑部件,CPLD,现场可编程门阵列,FPGA,等,2,PLD,器件的特点,功能集成度高,开发效率高,系统工作速度快,3,PLD,器件的表示方法,逻辑电路通常用逻辑图表示，但传统表示法对大规模集成电路的描述很困难。因此在,PLD,器件中有专用简化表示方法。,（,2,）与门表示法。,（,3,）或门表示法。,（,1,）输入、输出缓冲器。,4,PLD,器件的基本结构,PLD,器件电路的主体是由与门和或门构成的,“与阵列”,和,“或阵列”,，可以实现组合逻辑函数。,输入电路：,由,缓冲器,组成，可以使输入信号具有足够的驱动能力，并产生互补的原变量和反变量。,输出电路：,提供不同的输出结构，可以直接输出（组合方式），也可以通过寄存器输出（时序方式）。输出端一般采用三态输出结构，可以通过三态门控制数据直接输出或反馈到输入端。,8.2.2,低密度可编程逻辑器件及其应用,低密度可编程逻辑器件有可编程只读存储,PROM,、可编程逻辑阵列,PLA,、可编程阵列逻辑,PAL,和通用阵列逻辑,GAL,。,表,8.3,四种,PLD,器件的结构特点表,器件名,与阵列,或阵列,输出电路,编程方式,PROM,固定,可编程,固定,熔丝,PLA,可编程,可编程,固定,熔丝,PAL,可编程,固定,固定,熔丝,GAL,可编程,固定,可组态,电可檫除,1,PROM,及其应用,PROM,由固定的与阵列和可编程的或阵列构成。,解：将函数化为标准与,-,或式，即：,确定存储单元内容。由函数最小项表达式可知函数和相应的存储单元中各有,4,个存储单元为,1,。,画出用,ROM,实现的逻辑图，如图所示。,例,8.2.1,用,PROM,实现逻辑函数：,2,PLA,及其应用,PLA,由可编程的与阵列和可编程的或阵列构成。,PLA,的与阵列,不要求象,PROM,一样实现全译码,，而是,实现部分译码,。,PLA,可以实现逻辑函数的最简与或表达式，器件的利用率要比,PROM,高。但可编程开关占用较多的芯片面积，引起较大的信号延迟，不利于器件的集成。而且,PLA,的价格贵，编程工具也比较贵。,例,8.2.2,用,PLA,实现例,8.2.1,的逻辑函数：,只需要,5,个与门和,2,个或门实现逻辑函数。,用,PLA,比用,PROM,器件的利用率要高。,3,PAL,及其应用,PAL,由可编程的与阵列和固定的或阵列构成，但其输出方式固定而不能重新组态，编程是一次性的，使用起来有很大局限性。,PAL,有许多型号，不同型号的与阵列的结构基本相同，但输出结构不同，常见有以下四种。,专用输出结构,可编程,I/O,结构,寄存器输出结构,异或型输出结构,PAL,比中小规模的组合逻辑器件的通用性好，可以更加灵活的设计和使用，速度也较快，但由于多数使用双极型熔丝工艺，一般只能实现一次编程。,4,GAL,及其应用,GAL,阵列结构同,PAL,一样，也是由可编程的与阵列和固定的或阵列构成。但其输出电路采用了逻辑宏单元,OLMC,（,Output Logic Macro Cell,）结构，通过对逻辑宏单元进行编程，用户可以根据需要对输出方式自行组态，功能更强。,GAL,采用的是电可擦除的编程方式，不仅可以反复编程，而且还节省了芯片的面积，利于集成度的提高。可以实现较为复杂的逻辑函数。,8.2.3,高密度可编程逻辑器件及其应用开发,20,世纪,80,年代后期，出现的复杂可编程逻辑部件,CPLD,（,Complex Programmable Logic Device,）、现场可编程门阵列,FPGA,（,Field Programmable Gate Array,）属于高密度可编程逻辑器件。,同,FPGA/CPLD,的规模比较大，适合于时序、组合逻辑电路的应用。,具有可编程和实现方案容易改动等特点,.,几乎所有应用门阵列、,PLD,和中小规模通用数字集成电路的场合均可应用,CPLD/FPGA,器件。,1,复杂可编程逻辑部件,CPLD,以,Altera,公司生产的,MAX7000A,产品为例，介绍,CPLD,器件的基本结构,.,包括,3,种结构：,可编程逻辑宏单元,LAB,：,逻辑宏单元内部主要包括与或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。,可编程内部连线,PIA,：,作用是在各逻辑宏单元之间以及逻辑宏单元和,I/O,单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。,可编程,I/O,单元,低密度可编程逻辑器件需要专用的编程器才能编程。,20,世纪,90,年代初，,Lattice,公司率先在其,CPLD,器件中实现了,在系统可编程技术,ISP,，无需专用的编程器就可编程。只要通过计算机接口和编程电缆，就可以直接在目标系统或印刷电路板上进行编程。,ISP,技术有利于提高系统的可靠性，便于调试和维修。,边界扫描测试技术,JTAG,（,Join Test Action Group,）解决高密度引线器件和高密度电路板上的元件的测试问题。,ISP,技术还可以与边界扫描可测试技术合为一体,，既能在线编程，又能进行测试。,ISP,技术使,CPLD,开发过程变得简单，对器件、电路甚至整个系统有进行现场升级和功能重构的能力。,图,8.25 MAX7000A,器件基本结构,2,现场可编程门阵列,FPGA,现场可编程门阵列,FPGA,是,Xilinx,公司于,1985,年首家推出的，它是一种新型的高密度,PLD,，采用,CMOS-SRAM,工艺制作。,FPGA,由普通的门阵列发展而来的，其内部由许多独立的可编程逻辑模块组成，一般分为,三部分,：,可编程逻辑块,CLB,：,实现逻辑功能的基本单元，规则地排成一个阵列，散布在整个芯片；,可编程,I/O,模块,IOB,：,完成芯片上的逻辑与外部封装脚的接口，一般在芯片的四周；,可编程互连资源,IR,：,包括连线线段和可编程连接开关，将各个,CLB,以及,IOB,之间连接起来，构成特定功能的电路。,CPLD,FPGA,集成度高。,集成度更高,通过修改具有固定内连电路的逻辑功能来编程，无需外部存储器。,通过改变内部连线的布线来编程，需要外部存储器。,逻辑块级编程，速度快,门级编程，速度较慢,连续式布线结构，时序延迟可预测,分段式布线结构，结构复杂，时序延迟不可预测,功耗大，集成度越高越明显。,功耗较低。,适合完成各种算法和组合逻辑电路，替代象地址译码器、特殊计数器等以前要用很多逻辑电路才能实现的功能。,适合于完成时序逻辑电路，如高速相关运算、高速,FFT,运算、做,ASIC,的先期验证等。,表,8.4 CPLD,与,FPGA,特点比较,3,硬件描述语言,硬件描述语言,HDL,被广泛的应用于,CPLD/FPGA,开发设计的各个阶段：,建模、仿真、验证和综合,等。,它是利用形式化的方法描述数字电路和系统的一种语言。利用这种语言，可以从,抽象到具体、从上层到下层逐层,描述自己的设计思想，然后经过,仿真验证,，把其中需要变为实际电路的模块进行组合，通过自动综合工具,转换成门级电路网表,，最后用专用工具把网表转换为要,实现的具体电路布线,结构。,硬件描述语言种类繁多，并且一般各自面向特定的设计领域和层次，目前最主要的硬件描述语言是：,VHDL,（,Very High Speed Integrated Circuit HDL,）,Verilog,HDL,这两种语言都已被确定为,IEEE,的工业标准硬件描述语言，便于不同的开发系统之间实现兼容性。,VHDL/,Verilog,HDL,语言开发可编程逻辑电路的流程主要有以下几个步骤：,文本编辑,功能仿真,逻辑优化与综合,适配与分割,装配或布局布线,时序仿真,4,PLD,的设计过程,CPLD/FPGA,器件的设计步骤：,设计输入,设计实现,设计校验,下载编程,5,PLD,开发工具,在用,PLD,器件进行系统开发时，还需要,选择合适的器件和开发系统,。每个,PLD,厂家为了方便用户都提供适合自己产品的集成开发环境，如,Altera,公司，在推出各种可编程逻辑器件的同时，也不断升级其相应的开发工具软件。其开发工具从早期的,A+PLUS,、,MAX+PLUS,发展到,MAX+PLUS,、,Quartus,，再到现在的,Quartus,，,Quartus,是目前,Altera,公司可编程逻辑器件开发工具中的主流软件，可以通过它实现逻辑设计、综合、布局布线、仿真验证、对器件编程等设计开发。,图,8.27,Quartus,的设计流程,本章小结,1,、,存储器是数字计算机和其他数字系统中存放信息的重要器件。,半导体存储器,按功能和存储信息的原理,分为：,只读存储器,ROM,和,随机存取存储器,RAM,。,两者的存储单元结构不同，,ROM,属于组合逻辑电路，,RAM,属于时序逻辑电路。,2,、只读存储器,ROM,通常用来存放永久性的数据，工作时只能读出信息，不能随时写入信息。即使断电，,ROM,中存放的数据也不会丢失。,根据,编程和擦除方法,不同，,ROM,可分为：,掩膜,ROM,可编程只读存储器,PROM,可擦除可编程只读存储器,EPROM,电可擦除只读存储器,E,2,PROM,快闪存储器,Flash,3,随机存取存储器,RAM,是一种既可以读又可以写的存储器，但断电后，数据将全部丢失，一般用于存放一些临时性的数据或中间结果。,根据所采用的,存储单元工作原理的不同,，,RAM,可分为：,静态存储器,SRAM,动态存储器,DRAM,4,、存储器的存储容量用存储的二进制字数与每个字位数的乘积来表示。当存储器芯片的存储量不够用时，可以将多片存储器芯片组合起来，构成一个更大容量的存储器。,位扩展：,把各片存储器的地址线、片选线、读,/,写控制线等相对应的并接，每个芯片的输出数据线作为扩展后的位线。,字扩展：,增加地址线，通过译码器控制各片存储器的片选信号分时工作，各芯片输出数据线相对应并接作为扩展后的位线。,5,可编程逻辑器件,PLD,是,21,世纪迅速发展起来的一种新型半导体数字集成电路，它可以由用户通过编程来设置其逻辑功能。,PLD,比通用集成电路具有更大的灵活性，特别适合新产品的开发，目前的,PLD,器件及其开发工具种类很多，结构及性能各异。用户可以根据所设计的目标，选择合适的,PLD,器件及适当的开发工具完成,PLD,的设计工作。,