单片机的硬件结构.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单,片机的硬件结构,MCS-51,系列单片机是美国,Intel,公司在,1980,年推出的高性能,8,位单片微型计算机，它包括,MCS-51,和,MCS-52,两个系列。在,MCS-51,系列中主要有,8031,、,8051,、,8071,等几种机型。,8051,是,ROM,单片机，内部有,4KB,的掩膜型的程序存储器；,8751,是,EPROM,型单片机，内部有,4KB,用户可编程的程序存储器；,803l,是无,ROM,程序存储器的单片机，它必须外接程序存储器。它们的指令系统与芯片引脚完全兼容。,它们都具有以下硬件资源：,面向控制的,8,位,CPU,；,128B,内部,RAM,数据存储器；,32,位双向输入,/,输出线；,1,个全双工的异步串行口；,2,个,16,位定时器计数器；,5,个中断源，,2,个中断优先级；,时钟发生器；,可寻址,64KB,程序存储器和,64KB,外部数据存储器。,第二章 单片机的硬件结构,1,MCS,51,系列单片机内部结构,2,中央处理单元,3,存储器结构,4,MCS,51,系列单片机外部引脚,5,I/O,端口,6,时钟电路和时序,7,复位,8,低功耗运行方式,单,片机的硬件结构,单,片机的硬件结构,单片机是一种能进行数学和逻辑运算，根据不,同使用对完成不同控制任务的面向控制而设计的集,成电路，是集成在一块芯片上的微型计算机。单片,机内部含有运算器、控制器、片内存储器、并行接,口、串行接口、定时计数器、中断系统和振荡器,电路等功能部件。,1,MCS,51,系列单片机内部结构,单,片机的硬件结构,单片机内部基本组成：,1,、中央处理器（,CPU,）：,完成运算和控制操作。包括运算器和控制器两部分。,2,、内部数据存储器：,用于存放可读写的数据。,3,、内部程序存储器：,用于存放程序和原始数据。,4,、定时器计数器：,两个,16,位的定时器计数器。,5,、并行,I/O,口：,4,个,8,位的,I/O,口。,6,、串行口：,一个全双工的串行口。,7,、中断控制系统：,5,个中断源。,8,、时钟电路：,内部时钟电路，但石英晶体和微调电容需外接。,9,、位处理器。,位处理器称为布尔处理器。可进行各种位操作。,10,、总线。,地址总线、数据总线和控制总线。,1,MCS,51,系列单片机内部结构,图,2-1 8051,单片机的内部结构,8031,无,8051,单片机的内部结构,第二章 单片机的硬件结构,8051单片机的内部逻辑结构,CPU运算器电路,CPU控制器电路,CPU控制器电路,单,片机的硬件结构,8051,内部,CPU,是一个字长为,8,位二进制的中央处理单元，它对数据的处理是按字节为单位进行的。,CPU,由运算器（,ALU,）和控制器（定时控制部件等）两部分电路组成。,2,中央处理单元,cpu,结构,ALU,ACC,B,控制器,PC,ID,IR,存储器,PSW,单,片机的硬件结构,运算器（,ALU,）,运算器,ALU,由一个加法器、两个,8,位暂存器（,TMPl,与,TMP2,）、,8,位的累加器,A,、寄存器,B,、程序状态寄存器,PSW,和一个性能卓著的布尔处理器组成。,运算器,ALU,可以对,4,位、,8,位和,16,位数据进行算术运算和逻辑运算，并且能够完成数据传送、移位、判断和程序转移等操作。,单,片机的硬件结构,累加器,ACC,累加器ACC，简称累加器A，它是一个8位寄存器，通过暂存器与ALU相连。在CPU中，累加器A是工作最频繁的寄存器。在进行算术和逻辑运算时，通常用累加器A存放一个操作数，而ALU的运算结果又存放在累加器A中。,寄存器B,寄存器B也是一个8位寄存器。一般用于乘、除法指令，它与累加器配合使用。运算前，寄存器B中存放乘数或除数，在乘法或除法完成后用于存放乘积的高8位或除法的余数。,单,片机的硬件结构,程序状态字寄存器,PSW,PSW,是一个,8,位寄存器，它的各位用来存放指令执行后的状态信息，作为程序查询或判别的条件，在有些计算机中又叫标志寄存器。,PSW,中各位状态信息通常是指令执行过程中自动形成的，但也可以由用户根据需要采用传送指令加以改变。它的各标志位定义如下：,Cy,AC,RS1,RS0,0V,_,P,PSW 7 PSW6 PSW 5 PSW4 PSW3 PSW2 PSW1 PSW0,OF,单,片机的硬件结构,进位标志位,Cy,：,在进行加法（或减法）运算时，如果运算结果的最高位,D7,有进位（或借位）时，,Cy,1,；否则,Cy,0,。,在进行位操作时，,Cy,作为位累加器,C,。此外，在进行移位操作和比较转移指令时也会影响,Cy,标志位。,例如,：,87H,十,9AH,121H,1000,，,0111,十,1001,，,1010,11010,，,0001,但实际的运算结果放在,A,中,时是,21H,，最前面的,1,就成,了进位，,C,1,。,单,片机的硬件结构,半进位标志位,AC,在进行加法（或减法）运算时，如果低半字节向高半字节有进位（或借位）时，,AC,1,；否则,AC,0,。,例如：,57H,十,3AH,91H,，,0101 1001,十,0011 1010,1001 0011,AC,1,。,用户标志位,F0,：,F0,标志位的状态是由用户根据自己的需要通过软件对其置位和复位。它可作为用户程序的流向标志。,单,片机的硬件结构,工作寄存器选择位,RSl,和,RS0,8051CPU,有,4,组各,8,个,8,位的工作寄存器，每一组分别命名为,R0,R7,。这两位的值可决定选择哪一组工作寄存器为当前工作寄存器组。使用时由用户通过软件改变,RSl,和,RS0,的值来进行选择。工作寄存器,R0,R7,的物理地址和,RSl,、,RS0,之间的关系如表,2,1,所列。,表,2-1 RS1,、,RS0,对工作寄存器的选择,单,片机的硬件结构,用户标志位,F0,：,F0,标志位的状态是由用户根据自己的需要通过软件对其置位和复位。它可作为用户程序的流向标志。,OV,：溢出标志,反映运算结果是否溢出。溢出时,OV,1,，否则,OV=0,。溢出是指有符号数进行运算时，结果超出了,+127,-128,；而进位是指两个无符号数最前一位,(D7,位,),相加,(,或相减,),时有进位,(,或有借位,),。,PSW1,：,无定义位。,奇偶标志位,P,：,用于标志运算结果的奇偶性。若累加器,A,中,1,的个数为奇数；则,P,1,，否则,P,0,。,单,片机的硬件结构,例,2-1,：,设程序执行前,F0=0,，,RS1RS0=00B,，程序执行下列指令后，,PSW,中各位的状态是什么？,MOV A,，,#0FH,；,A0FH,ADD A,，,#08H,；,解：,程序的算式为：,CP,（最高进位位）,=1,CS,（次高位进位位）,=1,；,F0,（用户标志）,=0,；,RS0RS1,（工作寄存器）,=0,Cy,（进位位）,=1,；,AC,（半进位）,=1,；,P,（奇偶标志位）,=1,；,OV,（溢出标志位）,=0,0 0 0 0 1 1 1 1,1 1 1 1 1 0 0 0,1 0 0 0 0 0 1 1 1,单,片机的硬件结构,控制器,（,1,）程序计数器,PC,程序计数器,PC,是一个,16,位的专用计数器，,PC,中的内容是将要执行的下一条指令的地址，改变,PC,的内容就可以改变程序的流向。在,MCS,51,系列机中，当系统复位后，,PC,0000H,，,CPU,从这一固定入口地址开始执行程序。,（,2,）指令寄存器,IR,和指令译码器,ID,其作用是在指令执行时，,CPU,根据,PC,所指地址，取出指令经指令寄存器,IR,送指令译码器,ID,进行译码，然后通过定时控制电路产生相应的控制信号，控制,CPU,内部及外部有关器件进行协调动作，完成指令所规定的各种操作。,单,片机的硬件结,构,（,3,）堆栈指针,SP,堆栈是一种数据结构。数据写入堆栈称为入栈（,PUSH,），数据从堆栈中读出称之出栈,(POP),。,数据操作规则：“后进先出”。其具体功能有两个：保护断点和保护现场。,堆栈只能开辟在芯片的内部数据存储器中。,堆栈指示器,堆栈指示器,SP,（,Stack Pointer,）的内容是堆栈栈顶的存储单元地址。,SP,是一个,8,位寄存器。,图,2-3,堆栈示意图,单,片机的硬件结构,（,4,）,数据指针,DPTR,数据指针,DPTR,是一个,16,位的寄存器，专门用来存放,16,位地址指针，作为间接寻址寄存器使用。它可以对,64K,字节范围内的任一存储单元寻址。还可以分成两个,8,位独立的寄存器,DPL,和,DPH,使用，,DPH,为,DPTR,的高,8,位，,DPL,为,DPTR,的低,8,位。,单,片机的硬件结构,3,存储器结构,MCS51,的存储器有片内和片外之分。片内存储器集成在芯,片内部；片外存储器又称外部存储器，是专门的存储器芯片，需,要通过印刷电路板上的三总线和,MCS-51,连接。,图,2-4,存储器空间分配图,单,片机的硬件结构,从物理空间上看,MCS-51,单片机有四个存储器地址空间。片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器。从用户使用的角度，地址空间分为三类：,片内外统一编址,0000H,FFFFH,的,64KB,程序存储器地址空间。,64KB,片外数据存储器地址空间，地址从,0000H,FFFFH,。,256B,片内数据存储器地址空间，地址从,00H,FFH,。,上述三个存储空间地址是重叠的，为了使用户能够正确使用这三个不同的物理空间，,8051,的指令系统设计了不同的数据传送指令符号。,CPU,访问片内、片外程序存储器时，指令助记符为,MOVC,；访问片外数据存储器时，指令助记符为,MOVX,；访问片内,RAM,时，指令助记符为,MOV,。,单,片机的硬件结构,51,系列单片机,64K,字节程序存储器为统一编址。,8031,内部没有片内,ROM,存储器,8051,8751,有,4KB,片内,ROM,EPROM,存储器。,无论,8031,还是,8051,8751,，都可以外接外部,ROM,，但片内和片外之和不能超过,64KB,。,片内有,ROM,时，,EA=1,程序从片内,ROM,开始执行，当,PC,值超过片内,ROM,容量时会自动转向外部存储器空间；当片内没有,ROM,时，,EA=0,程序从外部存储器开始执行。,51,系列单片机复位后,PC=0000H,，系统从,0000H,开始执行程序。,3.1,MCS-51,程序存储器,单,片机的硬件结构,MCS-51,系列单片机的数据存储器在物理和逻辑上都分为两个地址空间。片内,RAM,共,256,个字节，地址范围为,00H,FFH,片外,RAM,共有,64 KB,，地址范围为,0000H,FFFFH,。,MCS-51RAM,的实际存储容量是超过,64 KB,，片内,RAM,与片外,RAM,的低地址空间（,0000H,00FFH,）是重叠的。,3.2,数据存储器,单,片机的硬件结构,3.2,数据存储器,为了指示机器到片内,RAM,寻址还是到片外,RAM,寻址，单片机设计者为用户提供了两类不同的传送指令：,MOV,指令用于片内,00H,FFH,范围内的寻址；,MOVX,指令用于片外,0000H,FFFFH,范围内的寻址。,片内,RAM,共有,256,个字节，它们又分为两个部分，低,128,字节（,00H,7FH,）是真正的,RAM,区，高,128,字节（,80H,FFH,）为特殊功能寄存器（,SFR,）区。,对于片内有,256,字节的单片机，高,128,字节（,80H,FFH,）空间特殊功能寄存器和,RAM,地址是重叠的，通过不同的寻址方式进行访问。,图2-5 8051内部RAM分配,单,片机的硬件结构,1,、片内低,128,字节,RAM,片内低,128,字节,RAM,分为三个区，寄存器区、位寻址区和用户,RAM,区。,（,1,）寄存器区,该区共有四组通用寄存器，地址范围：,00H,1FH,。每个区有,8,个工作寄存器，依次为,R0,R7,。通过对,PSW,中,RS1,、,RS0,的设置来选择。,使用方法：一种是以寄存器的形式使用，用寄存器符号表示；另一种是以存储单元的形式使用，以单元地址表示。,说明：任一时刻，,CPU,使用其中的一组寄存器，并且把正在使用的那组寄存器称之为当前寄存器。由程序状态字寄存器,PSW,中,RS1,、,RS0,位的状态组合来决定使用那一组。,单,片机的硬件结构,（,2,）位寻址区,地址范围：内部,RAM,的,20H,2FH,单元，共有,16,个,RAM,单元，总计,168,128,位，每个位单元都分配了一个特定地址，即,00H,7FH,。这些地址称为位地址。,如图,2-5,所示。,（,3,）用户,RAM,区,地址范围：内部,RAM,区单元地址为,30H-7FH,，共,80,个单元。只能以存储单元的形式来使用。一般常把堆栈开辟在此区中。,如图,2-5,所示。,单,片机的硬件结构,2,、片内高,128,单元字节,RAM,（专用寄存器,SFR,）,又称之为专用寄存器区，其单元地址为,80H-FFH,，用于存放相应功能部件的控制命令、状态或数据。因这些寄存器的功能已作专门规定，故而称为专用寄存器（,SFR,），有时也称为特殊功能寄存器。如表,2-2,所列。,在,21,个,SFR,寄存器中，用户可以通过直接寻址指令对它们进行字节存取，也可以对带有“*”的,11,个寄存器进行位寻址。,在字节型寻址指令中，直接地址的表示方法有两种：一种是使用物理地址，如累加器,A,用,E0H,、,B,寄存器用,F0H,、,SP,用,81H,等等；,另一种是采用表,2-2,中的寄存器符号，如累加器,A,要用,ACC,，,B,寄存器用,B,、程序状态字寄存器用,PSW,等表示。这两种表示方法中，采用后一种方法比较普遍，因为它们比较容易为人们记忆。,第二章 单片机的硬件结构,单,片机的硬件结构,表,2-3 SFR,中的位地址分布表,单,片机的硬件结构,2.4 MCS,51,系列单片机外部引脚,MCS-51,系列单片机通常有两种封装：一种是双列直插式，常为,HMOS,型器件所用；另一种是方型封装，大多数在,CHMOS,型器件中使用。如图,2-6,所示。,(a),双列直插式封装,(b),方形封装,图,2-6 MCS-51,单片机引脚,单,片机的硬件结构,MCS-51,系列单片机共有,40,条引脚，分为电源线、端口线、控制线和时钟线，其中某些引脚具有双重功能。,1,、电源线（,2,条）,Vcc,5V,电源；,地线,VSS,2,、输入输出口线（,32,条）,P1.0,P1.7 P1,口,8,位双向口线,P2.0,P2.7 P2,口,8,位双向口线,P3.0,P3.7 P3,口,8,位双向口线,MCS-51,单片机引脚功能,单,片机的硬件结构,3,、控制线（,4,条）,（,1,）,ALE/PROG,地址锁存,/,编程控制信号。,当,8051,上电正常工作后，自动地在,ALE/PROG,引脚上输出频率为,fosc,6,的脉冲序列。当,CPU,访问片外存储器时，,ALE,作为锁存低,8,位地址的控制信号。平时不访问片外存储器时，该端也以,1,6,的时钟振荡频率固定脉冲，因此可作为系统其他芯片的时钟。,（,2,）,PSEN,外部程序存储器读选通信号。单片机访问外部,ROM,时,PSEN,有效（低电平），以实现外部,ROM,单元的读操作。,单,片机的硬件结构,（,3,）,EA,/VPP,程序存储器控制信号,/,编程电源输入。当,EA,信号为低电平时，对,ROM,的读操作限定在外部程序存储器；当,EA,信号为高电平时，对,ROM,的读操作是从内部程序存储器开始，并可延续至外部程序存储器。,对,8751,EA,/VPP,用于在片内编程,/,校验时输入,21V,编程电源。,（,4,）,RST,复位信号,当输入的复位信号延续,2,个机器周期以上高电平时即为有效，用以完成单片机的复位操作。,4,、时钟线（,2,条）,XTAL1,和,XTAL2,外接晶体引线端。,当使用芯片内部时钟时，此二引线端用于外接石英晶体和微调电容；当使用外部时钟时，用于接外部时钟脉冲信号。,单,片机的硬件结构,2.5 I/O,端口,MCS-51,单片机具有,4,个,8,位准双向并行端口（,P0,P3,），共,32,根,1/O,口线。每一根,1/O,口线都能独立地用作输入或输出。这,4,个端口是单片机与外部设备进行信息（数据、地址、控制信号）交换的输入或输出通道。,单,片机的硬件结构,5.1,端口功能,1,、,P0,口,P0,口为三态双向口，在单片机需要外扩程序存储器、数据存储器、并行,I/O,接口时，通常作为,16,位地址总线的低,8,位和,8,位数据总线信号端口。由于是分时使用，用,ALE,地址锁存信号将低,8,位地址锁存在与,P0,口相连接的外部,8,位锁存器中，形成,16,位地址信号的低,8,位，然后,P0,口再作为数据口使用。,P0,口能带,8,个,TTL,电路。,2,、,P1,口,P1,口是专门供用户使用的,I/O,口，是准双向口。输出端无需接上拉电阻。,单,片机的硬件结构,3,、,P2,口,P2,口也是准双向口。但一般作为扩展系统的地址总线，输出高,8,位地址。与,P0,口一起组成,16,地址总线。它是供系统扩展时使用。如果没有系统扩展，,P2,口也可以作为用户,I/O,线使用。,4,、,P3,口,P3,口是双功能口，也是准双向口。,P3,口除作为通用,I/O,口外，还有第二种功能，作为第一功能使用时，,P3,口的结构与操作与,P1,口相同。,P3,口作为第二功能时为串行口、外部中断、定时器工作。,单,片机的硬件结构,表,2-4 P3,口第二功能,单,片机的硬件结构,每个端口都是双向的,I/O,口。端口的每一位都有一个锁存器，一个输出驱动器（场效应三极管）和一个输入数据缓冲器。其中，锁存器为,D,触发器。在,CPU,控制下，可对端口,P0,P3,进行读写操作或对引脚进行读操作。,P0,口和,P2,口的结构中，有一个,2,选,1,转换器,MUX,，见图,2-7,（,a,）、（,c,）。访问外部存储器时，由内部控制信号，通过,MUX,将端口驱动器与地址或内部地址,/,数据线连接起来（开关向上或向右打），而对于通常的,I/O,传送，输出驱动器通过,D,锁存器与内部总线连接（开关相下或向左打）。,在,4,个并行,I,O,端口中，,P0,最多可以推动,8,个,LSTTL,门，其余,3,个,I,O,口是准双向,I,O,口，只能推动,4,个,LSTTL,门。,5.2,端口结构,单,片机的硬件结构,图,2-7,（,a,）,P0,口位结构图,图,2-7,（,b,）,P1,口位结构图,图,2-7,（,c,）,P2,口位结构图,图,2-7,（,d,）,P3,口位结构图,图,2-8,单片机,I/O,口结构图,返回,单,片机的硬件结构,从图,2-7,（,a,）、（,b,）、（,c,）、（,d,）可以看出，,P1,口、,P2,口、,P3,口的内部结构和,P0,口稍有不同。,P1,、,P2,、,P3,口内部有上拉电阻，,P0,口没有，所以,P0,口单独作为,I/O,口用时，由于输出电路是漏极开路，必须外接上拉电阻。,1,、输出方式,四个端口均可以作为通用的输出口使用。例如：,ORL P0,，,#DATA,；,MOVP1,，,A,；,ANDP2,，,A,；,MOVP3,，,30H,；,5.3,端口输入,/,输出方式,单,片机的硬件结构,2,、输入方式,（,1,）读端口数据,是将端口锁存器中数据读入。例如：,ORL R0,，,P0,；,MOV A,，,P1,；,AND A,，,P2,；,MOV 40H,，,P3,；,（,2,）读引脚,当端口作为输入时，必须通过指令将端口的位锁存器置,1,，以关闭输出驱动场效应管。在进行读引脚的操作时应按下列方法编程：,MOVP2,，,#0FFH,；,MOVA,，,P2,；,MOVP0,，,A,；,端口小结：,（1）系统总线：,地址总线（,16位,）,：,P0（地址低8位）、P2口（地址高8位）,数据总线（,8位,）,：,P0口（地址/数据分时复用，借助ALE）；,控制总线（,6根,）,：,P3口的第二功能和9、29、30、31脚；,（2）供用户使用的端口：,P1口、部分未作第二功能的P3口；,（3）P0口作地址,/,数据时，是真正的双向口，,三态、负载能力为8个LSTTL电路。P1P3是准双向口，负载能力为4个LSTTL电路。,（4）,P0P3在用作输入之前必须先写“1”,，,即：（P0）=FFH,（P3）=FFH。,单,片机的硬件结构,单,片机的硬件结构,时钟电路用于产生单片机工作所需要的时钟信号。振荡有两种方式：外部、内部。,1,、时钟信号的产生,在,MCS-51,芯片内部有一个高增益反相放大器，其输入端为芯片引脚,XTAL1,，输出端为引脚,XTAL2,，在芯片的外部通过这两个引脚跨接晶体振荡器和微调电容，形成反馈电路，就构成了一个稳定的自激振荡器。如图,2-9,所示。电路中的电容一般取,30pF,左右，而晶体的振荡频率范围通常是,1.2MHz,12MHz,。,图,2-9 MCS-51,单片机的振荡电路图,6,时钟电路和时序,6.1,振荡器和时钟电路,单,片机的硬件结构,2,、引入外部脉冲信号,在由多片单片机组成的系统中，为了各单片机之间时钟信号的同步，引入唯一的外部脉冲信号作为各单片机的振荡脉冲。这时外部的脉冲信号是经,XTAL2,引脚注入。,图,2-10,外部脉冲源接法,单,片机的硬件结构,单片机时序就是,CPU,在执行指令时所需控制信号的时间顺序。在执行指令时，,CPU,首先到程序存储器中取出需要执行指令的指令码，然后对指令码译码，并通过复杂的时序电路产生一系列控制信号去完成指令的功能。这些控制信号在不同的时刻控制某一部件产生相应的动作，这种时间上的相互关系就是,CPU,时序。,MCS-51,时序的定时单位共有,3,个，从小到大依次是：时钟周期、机器周期和指令周期。,6.2,CPU,时序,单,片机的硬件结构,1,、时钟周期,时钟周期,T,又称为振荡周期，其频率通常为晶振的频率。时钟周期是计算机的基本工作周期。每两个时钟周期称为一个状态,S,，每个状态又分为,P1,和,P2,两拍。,2,、机器周期,CPU,完成一种基本操作所需要的时间称为机器周期。一个机器周期由,12,个振荡周期构成，分为,6,个,S,状态：,S1,S6,。因此，一个机器周期中的,12,个振荡周期表示为,S1P1,，,S1P2,，,S2P1,，,S2P2,，,，,S6P2,。,例如,：若,fosc=12MHz,，则一个机器周期,1/fcont=12/fosc,=1s,。,3,、指令周期,执行一条指令所需的时间称为指令周期。占用一个机器周期的指令称为单周期指令，占用两个机器周期的指令称为双周期指令。在,MCS-51,单片机中，有单周期指令、双周期指令和四周期指令。,单,片机的硬件结构,图,2-11 MCS-51,单片指令的取指,/,执行时序图,单,片机的硬件结构,复位是单片机的初始化操作。其主要功能是把,PC,初始化为,0000H,，使,CPU,从,0000H,单元开始执行程序。除了进入系统的正常初始化之外，当程序运行出错或由于操作错误使系统处于锁死状态时，为摆脱困境，也需按复位键重新启动。,RST,引脚是复位信号的输入端，复位信号是高电平有效，其有效时间应持续,2,个机器周期以上。,7,复位,7.1,复位信号和复位操作,单,片机的硬件结构,表,2-5,复位后各寄存器的状态,单,片机的硬件结构,7.2,复位电路,复位操作有上电自动复位和手动复位两种方式。,1,、上电复位,上电自动复位是通过外部复位电路的电容充电来实现的。电路如图,2-12(a),。为了保证复位成功，只要,RST,脚保持足够时间（即两个周期以上）的高电平，就可实现系统自动上电复位。,单,片机的硬件结构,2,、手动复位,除了上电自动复位外，有时程序运行在时，通过手动按键强制单片机进入复位状态。手动复位有电平方式和脉冲方式两种。其中按健电平复位是通过使复位端经电阻与,Vcc,电源接通而实现的，其电路如图,(b),所示。而按健脉冲复位则是利用,RC,微分电路产生的正脉冲来实现的，其电路如图,(c),所示。,单,片机的硬件结构,3,、微控制器监控芯片实现复位,在设计复位电路时，现多采用集成芯片。如：,MAX706/MAX813L,是,MAXIM,公司生产的价格低廉,CPU,监控芯片。它除提供复位功能外，还提供微处理器监控功能，即看门狗电路。有关,CPU,监控复位电路的详细资料和使用方法读者可参考相关资料，由于篇幅所限本书不再介绍。,单,片机的硬件结构,CHMOS,型单片机有两种低功耗操作方式：节电操作方式和掉电操作方式。,CHMOS,型单片机用软件来选择操作方式，由特殊功能寄存器,PCON,中的相关位控制。,IDL,（,PCON.0,）：节电方式位。,IDL=1,时，激活节电方式,PD,（,PCON.1,）：掉电方式位。,PD=1,时，激活掉电方式,GF0,（,PCON.2,）：通用标志位,GF1,（,PCON.3,）：通用标志位,8,低功耗运行方式,SMOD,GF,1,GF,0,PD,IDL,单,片机的硬件结构,1,、节电方式,执行一条将,IDL,位置,1,的指令后，,80C51,就进入节电方式。这时提供给,CPU,的时钟信号被中断，,CPU,停止工作。但中断、,RAM,、串行口和定时器继续工作。此时，,CPU,现场（即,SP,、,PC,、,PSW,和,ACC,等）、片内,RAM,和,SFR,中其他寄存器内容均维持不变。,CHMOS,型器件退出空闲状态有两种方法。一种是产生中断，因为在空闲方式下，中断系统仍在工作，任何被允许的中断发生时，均可通过内部电路使,IDL,0,，从而退出空闲状态，并使,PC,指向原先置空闲方式的那条指令的下一条指令。,另一种办法是通过硬件复位，因为在空闲方式下振荡器仍工作，只要使复位信号保持两个机器周期就可进入复位状态。,单,片机的硬件结构,2,、掉电方式,执行一条将,PD,位置,1,的指令后，,80C51,就进入掉电方式，进入掉电方式后，振荡器停止工作，时钟冻结，一切工作都停止，只有片内,RAM,和特殊功能寄存器,SFR,中内容保持不变。在掉电期间，,Vcc,电源可以降为,2V,（可以由电池供电）。,80C31,从掉电状态退出的惟一方法是硬件复位，即需要给,RST,引脚上外加一个足够宽的复位正脉冲。,80C31,复位以后,SFR,重新被初始化，但,RAM,中内容保持不变。因此，若要使得,80C31,在掉电后继续执行掉电前的程序，那就必须在掉电前预先把,SFR,中内容保护到片内,RAM,，并在掉电方式退出后为,SFR,恢复掉电前的状态。,动作选择按钮,红外线传感器,89C2051单片机,复位按钮,电源指示灯,基本的单片机控制电路板,1、介绍了单片机的编程结构和内部逻辑结构及性能。,2、学习了单片机存储器结构特点、内部数据存储器,和程序存储器的结构和工作原理。,3、单片机的4个8位并行端口P,0,、P,1,、P,2,和P,3,各自的,口电路逻辑和功能,。,4、单片机的时钟电路和时序以及单片机的6种工作,方式。,小,结,