第一章 集成电路的基本制造工艺.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第一章 集成电路的基本制造工艺,信息工程学院,李薇薇,liweiwei,微电子学：,Microelectronics,微电子学,微型电子学,核心,集成电路,集成电路：,Integrated Circuit,，缩写,IC,通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能,封装好的集成电路,硅单晶片与加工好的硅片,集成电路芯片的显微照片,集成电路的内部单元,(,俯视图,),制造业,芯片制造过程,由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层,曝 光,刻 蚀,硅片,测试和封装,用掩膜版,重复,20-30,次,集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。,VLSI,设计者可以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。,由于,SOC,（系统芯片）的出现，给,IC,设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。,1.1,引言,半导体材料：硅,1,电阻率：,从电阻率上分，固体分为三大类。在室温下：,金属：,10E4,cm,2,导电能力随温度上升而迅速增加,一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。,3,半导体的导电能力随所含的微量杂质而发生显著变化,一般材料纯度在,99.9,已认为很高了，有,0.1,的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：,21400,cm,如果在硅中掺入杂质磷原子，使硅的纯度仍保持为,99.9999,。则其电阻率变为：,0.2,cm,。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。,4,半导体的导电能力随光照而发生显著变化,5,半导体的导电能力随外加电场、磁场的作用而发生变化,6,P,型和,N,型半导体,两种载流子：带负电荷的电子和带正电荷的空穴。,纯净硅称为本征半导体。本征半导体中载流子的浓度在室温下：,T,300K,当硅中掺入,族元素,P,时，硅中多数载流子为电子，这种半导体称为,N,型半导体。,当硅中掺入,族元素,B,时，硅中多数载流子为空穴，这种半导体称为,P,型半导体。,集成电路制造工艺,集成电路是经过很多道工序制成的。其中最基础的工艺有：,生产所需类型衬底的,硅圆片工艺,；,确定加工区域的,光刻工艺,；,向芯片中增加材料的,氧化,、,淀积,、,扩散和离子注入,工艺；,去除芯片上的材料的,刻蚀工艺,。,集成电路的制造就是由这些基础工艺的不同组合构成的。,硅圆片工艺,晶片,:,只含有极少“缺陷”的单晶硅衬底圆片。,“,切克劳斯基法”生长单晶硅,“,切克劳斯基法”：将一块称为籽晶的单晶硅浸入熔融硅中，然后在旋转籽晶的同时缓慢地把其从熔融硅中拉起。结果，就形成圆柱形的大单晶棒。,生长时，可在熔融硅中掺入杂质来获得期望的电阻率。,200mm,商用直拉单晶硅,切割后、加工过电路的硅圆片,单晶硅棒,(400mm),大单晶棒切成薄的圆片（,wafer,）,在大多数,CMOS,工艺中，圆片的电阻率为,0.05,到,0.1cm,，厚度约为,500,到,1000,微米。,chip,硅片直径变大的好处,集成电路制造工艺简介,一、,氧化工艺,一个,MOS,集成电路中，主要元件是；,PMOS,，,NMOS,，,R,，,C,，,L,及连线。,MOS,是,Metal Oxide Semiconductor Silicon,的缩写。,MOS,管有三种主要材料：金属、二氧化硅及硅构成,。,氧化炉,改进的氧化炉,氧化：制备,SiO,2,层,SiO,2,的性质及其作用,SiO,2,是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应。,氧化硅层的主要作用,在,MOS,电路中作为,MOS,器件的绝缘栅介质，器件的组成部分,扩散时的掩蔽层，离子注入的,(,有时与光刻胶、,Si,3,N,4,层一起使用,),阻挡层,作为集成电路的隔离介质材料,作为电容器的绝缘介质材料,作为多层金属互连层之间的介质材料,作为对器件和电路进行钝化的钝化层材料,SiO,2,的制备方法,热氧化法,干氧氧化,水蒸汽氧化,湿氧氧化,干氧湿氧干氧,(,简称干湿干,),氧化法,氢氧合成氧化,化学气相淀积法,热分解淀积法,溅射法,进行干氧和湿氧氧化的氧化炉示意图,二、,掺杂工艺,在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。,目前，有两种掺杂方式：扩散和离子注入。,1.,扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如,P,或,B,的源放入炉管内。,扩散分为两步：,STEP1,预淀积：将浓度很高的一种杂质元素,P,或,B,淀积在硅片表面。,STEP2,推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。,实验分析表明：,P,的浓度分布可由下式表示：,其中，,N,T,：预淀积后硅片表面浅层的,P,原子浓度,D,：,P,的扩散系数,t,：扩散时间,x,：扩散深度,只要控制,N,T,、,T,、,t,三个因素就可以决定扩散深度及浓度,。,扩 散,替位式扩散：杂质离子占据硅原子的位：,、,族元素,一般要在很高的温度,(950,1280),下进行,磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层。,间隙式扩散：杂质离子位于晶格间隙：,Na,、,K,、,Fe,、,Cu,、,Au,等元素,扩散系数要比替位式扩散大,6,7,个数量级,杂质横向扩散示意图,固态源扩散：如,B,2,O,3,、,P,2,O,5,、,BN,等,利用液态源进行扩散的装置示意图,2,、离子注入,离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目（剂量）决定。,掺杂的均匀性好,温度低：小于,600,可以精确控制杂质分布,可以注入各种各样的元素,横向扩展比扩散要小得多。,可以对化合物半导体进行掺杂,离子注入系统的原理示意图,离子注入到无定形靶中的高斯分布情况,Rp,：平均浓度,p,：穿透深度的标准差,Nmax=0.4NT/,p,N,T,：单位面积注入的离子数，即离子注入剂量,离子注入的分布有以下两个特点：,1,离子注入的分布曲线形状（,Rp,，,p,），只与离子的初始能量,E,0,有关。并杂质浓度最大的地方不是在硅的表面，,X,0,处，而是在,X,Rp,处。,2,离子注入最大值,Nmax,与注入剂量,N,T,有关。,而,E,0,与,N,T,都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。,三、化学汽相淀积（,CVD,）,化学汽相淀积,(Chemical Vapor Deposition),：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程。,CVD,技术特点：,具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。,CVD,方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的,SiO,2,、多晶硅、非晶硅、氮化硅、金属,(,钨、钼,),等,淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃,PSG,等。,1,、金属化工艺,淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。,2,、淀积多晶硅,淀积多晶硅一般采用化学汽相淀积（,LPCVD,）的方法。利用化学反应在硅片上生长多晶硅薄膜。,适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。,淀积,PGS,与淀积多晶硅相似，只是用不同的化学反应过程。,采用 在,700,C,的高温下，使其分解：,化学汽相淀积,(CVD),常压化学汽相淀积,(APCVD),低压化学汽相淀积,(LPCVD),等离子增强化学汽相淀积,(PECVD),APCVD,反应器的结构示意图,LPCVD,反应器的结构示意图,平行板型,PECVD,反应器的结构示意图,化学汽相淀积,(CVD),单晶硅的化学汽相淀积（外延）：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片。,二氧化硅的化学汽相淀积：可以作为金属化,时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源。,低温,CVD,氧化层：低于,500,中等温度淀积：,500,800,高温淀积：,900,左右,化学汽相淀积,(CVD),多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为,MOS,器件的栅极是,MOS,集成电路技术的重大突破之一，它比利用金属铝作为栅极的,MOS,器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使,MOS,集成电路的集成度得到很大提高。,氮化硅的化学汽相淀积：中等温度,(780,820),的,LPCVD,或低温,(300)PECVD,方法淀积。,物理气相淀积（,PVD,）,蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种。,溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上。,四、钝化工艺,在集成电路制作好以后，为了防止外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。,目前，广泛采用的是氮化硅做保护膜，其加工过程是在,450,C,以下的低温中，利用高频放电，使 和 气体分解，从而形成氮化硅而落在硅片上。,五、光刻工艺,光刻工艺是完成在整个硅片上进行开窗的工作。,掩膜版和光刻胶：,掩膜版：亮版和暗版,光刻胶：正胶和负胶,几种常见的光刻方法,接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。,接近式曝光：在硅片和掩膜版之间有一个很小的间隙,(10,25,m),，可以大大减小掩膜版的损伤，分辨率较低。,投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式。,三种光刻方式,掩膜版,光学系统,光源,光刻胶,硅片,接触式,接近式,投影式,光刻过程如下：,1,涂光刻胶,2,掩膜对准,3,曝光,4,显影,5,刻蚀：采用干法刻蚀（,Ery Eatching,）,6,去胶：化学方法及干法去胶,(1),丙酮中，然后用无水乙醇,(2),发烟硝酸,(3),等离子体的干法刻蚀技术,光刻工艺的发展：,70,年代的光刻只能加工,3,5,m,线宽，,4,5,wafer,。那时的光刻机采用接触式的。如：,canon,，采用紫外线光源，分辨率较低。,80,年代发明了,1,：,1,投影式光刻机，可加工,1,2,m,线宽，,5,6,wafer,。代表产品有美国的,Ultrotec,。,存在问题是：,（,1,）,Mask,难做，要求平坦，不能有缺陷。,（,2,）,Wafer,与,Mask,之间有间隙，使一些尘埃颗粒加入，造成影响。另外，有光折射产生。,80,年代后期出现了,Wafer Stepper,，,10:1,或,5:1,，使芯片加工进入了,0.8,m,的时代。代表产品有：美国的,GCA,，日本的,Canon,，,Nikon,及荷兰的,ASM,。,另外，美国的,KLA,更加先进，它带有,Mask,检查及修正系统。它将,Mask,上的图形缩小,5,倍后投影到硅片上，因此，使缺陷缩小很多。它使用的光源仍是紫外线，但是用的是,g-line,，波长在,436nm,，可加工：,0.81.0,m,（大生产），,0.50.8,m,（科研）芯片。,90,年代对,Stepper,的改进大致两个方面，,一是在光源上：,（,1,）用,I-line,的紫外线，波长在,365nm,，可加工,0.50.6,m,的芯片。,（,2,）若用准分子激光光源,KrF,下，波长大约,248nm,，可加工：,0.250.5,m,（大生产），,0.070.1,m,（科研）的芯片。,（,3,）还有用电子束（,E,Beam,）光源的，主要用于做,Mask,。,二是在制作,Mask,上下功夫，并带有,Mask,的修正功能，可通过检测,Mask,上的缺陷，调整曝光过程。,六、刻蚀技术,湿法刻蚀,：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。,干法刻蚀,：主要指利用低压放电产生的等离子体中的离子或游离基,(,处于激发态的分子、原子及各种原子基团等,),与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。,湿法腐蚀,湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀；,优点是选择性好、重复性好、生产效率高、设备简单、成本低；,缺点是钻蚀严重、对图形的控制性较差。,干法刻蚀,溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差,等离子刻蚀,(Plasma Etching),：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差,反应离子刻蚀,(Reactive Ion Etching,，简称为,RIE),：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，,RIE,已成为,VLSI,工艺中应用最广泛的主流刻蚀技术,七、退火,退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。,激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。,消除损伤,退火方式：,炉退火,快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源,(,如卤光灯、电弧灯、石墨加热器、红外设备等,),1.2,双极集成电路基本制造工艺,制作埋层,初始氧化，热生长厚度约为,500,1000nm,的氧化层,光刻,1#,版,(,埋层版,),，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶,进行大剂量,As,+,注入并退火，形成,n,+,埋层,双极集成电路工艺,生长,n,型外延层,利用,HF,腐蚀掉硅片表面的氧化层。,将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定。,形成横向氧化物隔离区,热生长一层薄氧化层，厚度约,50nm,淀积一层氮化硅，厚度约,100nm,光刻,2#,版（场区隔离版）,形成横向氧化物隔离区,利用反应离子刻蚀技术将光刻窗口中的氮化硅层,-,氧化层以及一半的场氧化层刻蚀掉；,进行硼离子注入。,形成横向氧化物隔离区,去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区,去掉氮化硅层,形成基区,光刻,3#,版,(,基区版,),，利用光刻胶将收集区遮挡住，暴露出基区,基区离子注入硼,形成接触孔：,光刻,4#,版,(,基区接触孔版,),进行大剂量硼离子注入,刻蚀掉接触孔中的氧化层,形成发射区,光刻,5#,版,(,发射区版,),，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔,进行低能量、高剂量的砷离子注入，形成发射区和集电区,金属化,淀积金属，一般是铝或,Al-Si,、,Pt-Si,合金等,光刻,6#,版,(,连线版,),，形成金属互连线,合金：使,Al,与接触孔中的硅形成良好的欧姆接触，一般是在,450,、,N,2,-H,2,气氛下处理,20,30,分钟,形成钝化层,在低温条件下,(,小于,300),淀积氮化硅,光刻,7#,版,(,钝化版,),刻蚀氮化硅，形成钝化图形,隔离技术,PN,结隔离,场区隔离,绝缘介质隔离,沟槽隔离,PN,结隔离工艺,绝缘介质隔离工艺,LOCOS,隔离工艺,接触与互连,Al,是目前集成电路工艺中最常用的金属互连材料,但,Al,连线也存在一些比较严重的问题,电迁移严重、电阻率偏高、浅结穿透等,Cu,连线工艺有望从根本上解决该问题,IBM,、,Motorola,等已经开发成功,目前，互连线已经占到芯片总面积的,70,80%,；且连线的宽度越来越窄，电流密度迅速增加,1.3 MOS,集成电路基本制造工艺,PN,结和,MOS,晶体管,PN,结的形成,空间电荷区为高阻区，因为缺少载流子,空间电荷区耗尽层,N,P,空间电荷区,X,M,X,N,X,P,自建电场,载流子漂移,(,电流,),和扩散,(,电流,),过程保持平衡,(,相等,),，形成自建场和自建势,PN,结,PN,结最显著的特点是具有整流特性，它只允许电流沿一个方向流动，不允许反向流动。,P,区为正、,N,区为负时，,PN,结为正向偏置,P,区为负、,N,区为正时，,PN,结为反向偏置,正向偏置的,PN,结，电流随电压的增加而迅速增加。反向偏置的,PN,，电流很小基本可以忽略不计。,MOSFET,结构,MOSFET:,Metal-Oxide-Semiconductor Field Effect Transistor,也叫：绝缘栅场效应晶体管（,Insulated Gate,IGFET,）,金属,-,绝缘体,-,半导体场效应晶体管,(MISFET),电压控制电流器件,场效应晶体管,MOSFET,工作原理（,NMOS,为例）,半导体表面场效应,1.P,型半导体,图,1 P,型半导体,2、,表面电荷减少,(,施加正电压,),图,2,表面电荷减少,3,、形成耗尽层（继续增大正电压）,4,、形成反型层（电压超过一定值,Vt,时）,NMOS,晶体管工作原理,表面场效应形成反型层（,MOS,电容结构）,MOSFET,结构,沟道长度,W,沟道宽度,形成反型层，产生沟道，,S,和,D,导通,PMOS,晶体管的原理与此相同，,只是晶体管导通所需的栅电压为负值。,NMOS,和,PMOS,CMOS,结构（实际物理结构）,MOS,晶体管符号,NMOS,晶体管开关模型,Gate,Source,(of carriers),Drain,(of carriers),|V,GS,|,|,V,G,-V,S,|V,T,|,Open(off)(,Gate=0,),Closed(on)(,Gate=1,),R,on,PMOS,晶体管开关模型,Gate,Source,(of carriers),Drain,(of carriers),|V,GS,|,|V,G,|V,S,|V,T,|,|V,G,|,V,DS,饱和区：,V,GS,-V,T,V,DS,0,0.5,1,1.5,2,2.5,0,1,2,3,4,5,6,x 10,-4,V,DS,(V),I,DS,(A),V,GS,=2.5 V,V,GS,=2.0 V,V,GS,=1.5 V,V,GS,=1.0 V,线性区,饱和区,V,DS,=V,GS,-V,T,截至区,V,GS,G,S,D,B,V,DS,I,DS,CMOS,反相器,CMOS,电路中最简单的逻辑；,In,输入,1,，,Out,输出,0,；,In,输入,0,，,Out,输出,1,；,以后的工艺、版图讲述将以,CMOS,反相器为例。,C,L,CMOS,工艺,A,A,n,p-substrate,Field,Oxide,p,+,n,+,In,Out,GND,V,DD,(a)Layout,(b)Cross-Section along A-A,A,A,In,Out,Vdd,形成,N,阱,初始氧化,淀积氮化硅层,光刻,1,版，定义出,N,阱,反应离子刻蚀氮化硅层,N,阱离子注入，注磷,形成,P,阱,去掉光刻胶,在,N,阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化,去掉氮化硅层,P,阱离子注入，注硼,推阱,去掉,N,阱区的氧化层,退火驱入,形成场隔离区,生长一层薄氧化层,淀积一层氮化硅,光刻场隔离区，非隔离区被光刻胶保护起来,反应离子刻蚀氮化硅,场区离子注入,热生长厚的场氧化层,去掉氮化硅层,形成多晶硅栅,生长栅氧化层,淀积多晶硅,光刻多晶硅栅,刻蚀多晶硅栅,形成硅化物,淀积氧化层,反应离子刻蚀氧化层，形成侧壁氧化层,淀积难熔金属,Ti,或,Co,等,低温退火，形成,C-47,相的,TiSi,2,或,CoSi,去掉氧化层上的没有发生化学反应的,Ti,或,Co,高温退火，形成低阻稳定的,TiSi,2,或,CoSi,2,形成,N,管源漏区,光刻，利用光刻胶将,PMOS,区保护起来,离子注入磷或砷，形成,N,管源漏区,形成,P,管源漏区,光刻，利用光刻胶将,NMOS,区保护起来,离子注入硼，形成,P,管源漏区,形成接触孔,化学气相淀积磷硅玻璃层,退火和致密,光刻接触孔版,反应离子刻蚀磷硅玻璃，形成接触孔,形成第一层金属,淀积金属钨,(W),，形成钨塞,形成第一层金属,淀积金属层，如,Al-Si,、,Al-Si-Cu,合金等,光刻第一层金属版，定义出连线图形,反应离子刻蚀金属层，形成互连图形,形成穿通接触孔,化学气相淀积,PETEOS,通过化学机械抛光进行平坦化,光刻穿通接触孔版,反应离子刻蚀绝缘层，形成穿通接触孔,形成第二层金属,淀积金属层，如,Al-Si,、,Al-Si-Cu,合金等,光刻第二层金属版，定义出连线图形,反应离子刻蚀，形成第二层金属互连图形,合金,形成钝化层,在低温条件下,(,小于,300),淀积氮化硅,光刻钝化版,刻蚀氮化硅，形成钝化图形,测试、封装，完成集成电路的制造工艺,CMOS,集成电路一般采用,(100),晶向的硅材料,CMOS,集成电路工艺,接触孔版,6,CMOS,集成电路工艺,一、硅片制备,二、前部工序,CMOS,集成电路加工过程简介,掩膜,1,：,P,阱光刻,具体步骤如下：,1,生长二氧化硅：,2,P,阱光刻：,涂胶、掩膜对准、曝光、显影、刻蚀,3,去胶,4,掺杂：掺入,B,元素,掩膜,2,：,光刻有源区,淀积氮化硅,光刻有源区,场区氧化,去除有源区氮化硅及二氧化硅,生长栅氧,淀积多晶硅,掩膜,3,：,光刻多晶硅,掩膜,4,：,P,+,区光刻,1,、,P,+,区光刻,2,、离子注入,B,+,，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。,3,、去胶,掩膜,5,：,N+,区光刻,1,、,N+,区光刻,2,、离子注入,P+,3,、去胶,掩膜,6,：光刻接触孔,掩膜,7,：光刻铝引线,1,、淀积铝,2,、光刻铝,掩膜,8,：刻钝化孔,中测打点,1.4 Bi,CMOS,工艺,用双极工艺可以制造出速度高、驱动能力强、模拟精度高的器件。双极器件在功耗和集成度方面无法满足集成规模越来越大的系统集成的要求。,CMOS,工艺可以制造出功耗低、集成度高和抗干扰能力强的,CMOS,器件。但其速度低、驱动能力差，在既要求高集成度又要求高速的领域中也无能为力。,Bi,CMOS,工艺把双极器件和,CMOS,器件同时制造在同一芯片上，综合了双极器件高跨导、强负载驱动能力和,CMOS,器件高集成度、低功耗的优点，使其相互取长补短，发挥各自的优点，它给高速、高集成度、高性能的,LSI,及,VLSI,发展开辟了一条新路。,1,、以,P,阱,CMOS,为基础的,BiCMOS,工艺,这种结构的主要优点是：工艺简单；,MOS,晶体管的开启电压可通过一次离子注入进行调整；,NPN,管自隔离。此种结构中,NPN,管的基区太宽，基极和集电报串联电阻太大；另外，,NPN,管和,PMOS,管共衬底，限制了,NPN,管的使用。,1.3.1,以,CMOS,工艺为基础的,BiCMOS,工艺,2,、以,N,阱,CMOS,为基础的,BiCMOS,工艺,这种结构的主要缺点是,NPN,管的集电极串联电阻,r,CS,太大，影响了双极器件的性能，特别是驱动能力，若以,P,-Si,为衬底，并在,N,阱下设置,N,埋层，然后进行,P,型外延，则可使,NPN,管的集淀积电阻,r,CS,减小,56,倍，而且可以便,CMOS,器件的抗闩锁性能大大提高。,1.3.2,以双极工艺为基础的,BiCMOS,工艺,1,、以双极工艺为基础的,P,阱,BiCMOS,工艺,以,CMOS,工艺为基础的,BiCMOS,工艺中，影响,SiCMOS,电路性能的主要是双报型器件。显然，若以双极工艺为基础，对提高双极型器件的性能是有利的。,这种结构克服了以,P,阱,CMOS,工艺为基础酌,BiCMOS,结构的缺点，而且还可以用此工艺获得对高压、大电流很有用的纵向,PNP,管和,LDMOS,及,VDMOS,结构，以及在模拟电路中十分有用的,I,2,L,等器件结构。,2,、以双极工艺为基础的双阱,BiCMOS,工艺,以双极工艺为基础的,P,阱,BiCMOS,工艺虽然得到了较好的双极器件性能但是,CMOS,器件的性能不够理想。为了进一步提高,BiCMOS,电路的性能，满足双极和,CMOS,两种器件的不同要求，可采用以双极工艺为基础的双埋层、双阱结构的,BiCMOS,工艺。,这种结构的待点是采用,N,及,P,双埋层双阱结构，采用薄外延层来实现双极器件的高截止频率和窄隔离宽度。此外，利用,CMOS,工艺的第二层多晶硅做双极器件的多晶硅发射极，不必增加工艺就能形成浅结和小尺寸发射极。,目前开发的,BiCMOS,工艺大致分为两类：,以,CMOS,工艺为基础的,BiCMOS,工艺，其中包括,P,阱,BiCMOS,和,N,阱,BiCMOS,两种工艺。,以标准双极工艺为基础的,BiCMOS,工艺，其中包括,P,阱,BiCMOS,和双阱,BiCMOS,两种工艺。,一、以,P,阱,CMOS,为基础的,BiCMOS,工艺,优点,：工艺简单；,MOS,晶体管的开启电压可通过一次离子注入进行调整；,NPN,管自隔离。,三种以,PN,结隔离双极型工艺为基础的,P,阱,Bi,CMOS,器件结构剖面图,