第2章：单片机系统结构.ppt

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第二章,51,单片机系统结构,8051,内部结构与引脚功能,1 8051,硬件组成结构,1.1 MCS-51,单片机包含的功能部件,8,位,CPU,振荡器和时钟电路（,20MHz,）,128,字节的片内数据存储器,RAM,4K,字节片内程序存储器,ROM,可寻址扩展的外部程序存储器和数据存储器各,64K,21,个特殊功能寄存器,SFR,32,线双向，可独立寻址的并行,I/O,口,1,个全双工串行,I/O,口,2,个,16,位定时计数器,5,个中断源，,2,级中断优先级,具有较强的位处理（布尔）能力,1.2 8051,单片机引脚说明,主,电源引脚：,Vss,;,Vcc,外接晶振或外部振荡器引脚,:,XTAL1;XTAL2,控制，选通或电源复用引脚,:,RST/V,PD,;ALE/PROG;PSEN;EA/V,PD,多功能,I/O,口引脚,:,P0;P1;P2;P3,口,V,SS,（,第20脚）：,单片机电源地；,V,CC,（,第40脚）：,单片机电源正极，正常运行和编程状态时 均为+5,V。,+5,V,直流电源给单片机供电,XTAL1,（,第19脚）：,接外部晶振的一个引脚；当采用外部振荡器时，此引脚应接地；,XTAL2（,第18脚）：,接外部晶振的一个引脚；当采用外部振荡器时，此引脚接外部振荡信号的输入,。,8051,XTAL2,XTAL1,外部振荡信号,发生电路,使用单片机内部振荡电路外接晶振提供工作时钟,使用外部产生的时钟信号提供工作时钟,内部一个高增益反相放大器与片外石英晶体或陶瓷谐振器构成了一个自激振荡器。,晶体振荡器的振荡频率决定单片机的时钟频率,。,RST/V,PD,（9,脚）,复位信号输入端和后备电源输入端。,单片机工作时输入脉宽2个机器周期（24个晶振周期）以上的高电平时单片机复位。,当单片机掉电后，向该引脚供电可使内部数据存储器,RAM,的值保持。,一般复位电路：,1）上电复位,2）手动复位,单片机,RST,K,+5,V,200,2K,2F,复位的作用,得到一个可知的上电状态,;,工作时可随时重新初始化硬件，重新开始,;,协调多个器件同步工作,;,电源稳定后再工作，靠复位来确定单片机开始工作,;,在上电后控制程序开始的准确时间,;,复位电路设计注意事项,复位的条件（时间，电平）,复位后各部件的状态（见课本24页）,复位电路一般要包含上电复位和手动复位,在工业控制中，有时要求添加外部辅助复位电路，用于在硬件或电源故障时自动发出复位信号。,几个重要的复位状态：,PC=0000H,P0,P1,P2,P3=0FFH,PSW=00H,SP =07H,RST/V,PD,脚还可在主电源掉电时，从该引脚向内部数据存储器,RAM,供电（只向数据存储器供电，单片机其它部件均已断电），使内部数据存储器的值保持不变。,注意：,V,PD,必须在主电源撤消前引入,ALE/PROG（30,脚）,地址锁存允许信号，输出脚，高有效，还可在对片内程序存储器编程时充当编程时钟信号输入脚。,PSEN（29,脚）,访问,外部程序存储器,选通信号，低电平有效。在扩展外部程序存储器时，提供读有效信号。,EA/V,PP,（31,脚）,当,EA,接低电平时，单片机,CPU,只访问,外部程序存储器,，内部程序存储器失效；,当,EA,接高电平时，单片机,CPU,使用,内部程序存储器,，但当访问地址大于内部程序存储器时自动转向访问,外部程序存储器,。,当对单片机内部程序存储器进行编程时，该引脚提供编程电压,8051单片机与2716存储器连接图,8051,P0,口,（,32,39,脚）：作,I/O,口时为,8,位漏极开路的,I/O,端口，当单片机访问外部存储器时为低,8,位地址总线和数据总线的复用总线。,P1,口,（,1,8,脚）：,8,位准双向并行,I/O,端口。,(,guangxin,),P2,口,（,21,28,脚）：作,I/O,口时为,8,位准双向,I/O,端口，当单片机访问外部存储器时，作高,8,位地址总线。,P3,口,（,10,17,脚）：做,I/O,口时，为,8,位准双向,I/O,端口；每一位还有第二特殊功能，具体功能如下：,P3.0,（,10,脚）,RXD,：,串行数据接收端。,P3.1,（,11,脚）,TXD,：,串行数据发送端。,P3.2,（,12,脚）,INT0,：,外部中断,0,请求端，低电平有效。,P3.3,（,13,脚）,INT1,：,外部中断,1,请求端，低电平有效。,P3.4,（,14,脚）,T0,：,定时计数器,0,外部时钟输入端。,P3.5,（,15,脚）,T1,：,定时计数器,1,外部时钟输入端。,P3.6,（,16,脚）,WR,：,外部,数据存储器,写选通信号，低电平有效。,P3.7,（,17,脚）,RD,：,外部,数据存储器,读选通信号，低电平有效。,P0,P1,P2,P3,是单片机与外设进行数据交换的唯一接口，且都为多功能口，可自动切换用作数据总线、地址总线、控制总线或,I/O,接口引脚。,INTERRUPT,CONTROL,4K,ROM,CPU,OSC,BUS,CONTROL,128,BYTES,RAM,4,I/O PORTS,SERIAL,PORT,TIMER1,TIMER0,EA,RST,XTAL1 XTAL2,ALE WR RD PSEN,P0 P1,P2 P3,TXD RXD,T1,T0,INT1 INT0,VCC VSS,Block Diagram of the 8051 Core,1.3 MCS-51,单片机内部结构,1.4 MCS51,单片机专用寄存器,寄存器,专用寄存器：,A、B、PSW、SP、DPTR、PC,工作寄存器：4组,R0R7,特殊功能寄存器：21个,SFR,累加器,A,：,直接与内部总线相连，用于参加各种运算指令，并存放其结果，需要,ALU,处理的数据和计算结果多数要经过,A,累加器，是整个单片机运算中最核心的寄存器。,寄存器,B,：,与,A,累加器配合执行乘、除运算。也可用作通用寄存器。,程序状态字,PSW,：,存放,ALU,运算过程的标志状态（课本15页,）,Cy AC F0 RS1 RS0 OV P,1,）,Cy,：,进位标志位,(,电信,),保存运算后最高位的进位,/,借位状态，当有进位,/,借位，,Cy=1,，,否则,Cy=0,。,2,）,AC,：,辅助进位标志位,保存低半字节的进位,/,借位状态，当,D,3,产生进位,/,借位，,AC=1,，,否则,AC=0,。,用于十进制调整。,3,）,OV,：,溢出标志位,OV=Cy,7,Cy,6,，,补码运算产生溢出,OV=1,，,否则,OV=0,。,4,）,P,：,奇偶标志位,反映累加器,A,中数据的奇偶性。当,1,的个数为奇数，,P=1,，,否则,P=0,。,堆栈指针,SP,堆栈是按“先进后出”原则存取数据的存储区。,MCS-51,堆栈设在片内,RAM,区。数据入栈/出栈时，,SP,自动加1/减 1，其内容始终为栈顶地址。复位时,SP=07H,。,数据指针,DPTR（DPH,DPL）,：,存放片外存储器地址，访问外部存储器时作为片外存储器的指针。可分成两个8位寄存器,DPH、DPL,使用，,DPH,存放地址的高8位，,DPL,存放地址的低8位。,程序计数器,PC,(16,位)：,CPU,总是按,PC,的指示读取程序。,PC,可自动加1。因此,CPU,执行程序一般是顺序方式。当发生转移、子程序调用、中断和复位等操作，,PC,被强制改写，程序执行顺序也发生改变。复位时，,PC=0000H,。,PC,寄存器没有分配地址不能被访问,。,1.5,MCS51,单片机时钟与时序,时钟周期,：单片机工作的基本频率信号，是单片机内的最高频率，由单片机振荡电路产生或外部振荡电路提供。8051的时钟频率范围要求在1.2,MHz12MHz,之间。,机器周期,：单片机完成一个基本操作所需要的时间，也是单片机完成一条指令所需的最短时间，,MCS51,单片机中一个机器周期由,12个时钟周期,组成。,指令周期,：一条指令的执行时间。指令以机器周期为单位，即所有指令周期都是机器周期的整数倍，如,单周期,、,双周期,和,四周期,指令。,S1,S2,S3,S4,S5,S6,S1,S2,S3,S4,S5,S6,OSC,（XTAL2）,ALE,S1,S2,S3,S4,S5,S6,读,指令,读,下一条指令,单字节单周期指令,S1,S2,S3,S4,S5,S6,读,指令,读,指令的下一字节,双字节单周期指令,S1,S2,S3,S4,S5,S6,S1,S2,S3,S4,S5,S6,读,指令,读,下一条指令（丢弃）,单字节双周期指令,S1,S2,S3,S4,S5,S6,S1,S2,S3,S4,S5,S6,读,指令,访问外部数据存储器,用于访问外部数据存储器,不取指令,也没,ALE,读指令（丢弃）,MOVX,指令,课 外 作 业,当,8051,振荡脉冲频率为,12MHz,时，请分别计算时钟周期、,ALE,周期（无,MOVX,指令）、机器周期的大小，以及执行一条单字节双周期所用的时间？,1.6,并行,I/O,口结构,并行,I/O,口,的共同特点,:,并口与数据存储器统一编址，作为数据存储器的特殊功能寄存器来访问,寄存器名分别为：,P0,、,P1,、,P2,、,P3,；,P0,、,P1,、,P2,、,P3,各对应,8,个,I/O,口，,8051,共有,32,位,I/O,口；,P0,、,P1,、,P2,、,P3,均可作准双向,I/O,口用，同时在单片机扩展外部存储器时，,P0,口还可作低,8,位地址和数据总线，,P2,口还可作高,8,位地址总线，,P3,口还具有第二特殊功能；,P0,、,P1,、,P2,、,P3,均由,锁存器,、,输出驱动电路,和,输入缓冲器,组成。,1.6.1 P0,口内部结构,P0,口的字节地址为,80,H,，,位地址为80,H87H。,P0,口有两种功能：,准,双向,I/O,口（控制线为1）,低8位地址/数据总线复用（控制线0）,P0,口用于,低,8,位地址,/,数据复用总线,时，可用于扩展外部程序存储器和外部数据存储器。,1.,输出地址和数据时，控制线,1,，,MUX,与地址和数据总线相连，锁存器和引脚断开，锁存器的值不影响引脚电平；,2.,输入数据时，控制线,0,，,MUX,与锁存器相连，此时,CPU,将自动向,P0,口输出,0FFH,，,T1,和,T2,均关断，输出驱动电路由于处于高阻状态，不影响输入。,1.,P0,口用于,准双向,I/O,口,时，控制信号为0，,MUX,与锁存器相连，,T1,截止。故,P0.x,为漏极开路输出，一般需外接,上拉电阻,;,2.,P0,口用于,准双向,I/O,口,时，由于输入时,T2,不能影响输入，故,T2,必须截止。即锁存器应为1，因此，作输入时，要人为的将,P0,的锁存器置1（,所以称为准双向,I/O,口,）,上拉,电阻,在访问,P0,口时,存在两种访问情况：一种是,访问锁存器,，一种是,访问引脚,，在,写,P0,口时写,锁存器和写引脚是一致的，其实质都是写锁存器；但在读,P0,口,时，读锁存器和读引脚就不一样了，因为锁存器和引脚的值有时是不同的。,读引脚指令,读引脚操作,读修改写指令,读锁存器操作,（课本,21,页有读修改写指令的举例）,以,P0,口为,目的操作数,的指令都是读,P0,口锁存器,1.6.2 P1,口内部结构,P1,口的字节地址为,90,H,，,位地址为90,H97H。,P1,口是带上拉电阻的8位准双向,I/O,口,1.,P1,口用于,准双向,I/O,口,时，内部有上拉电阻。输出1时，引脚为高电平，输出0时，引脚为低电平;,2.,P1,口用于,准双向,I/O,口,时，由于输入时,T,不能短路影响输入，故,T,必须截止。即,Q,输出应为0，锁存器应为1，因此作输入时，要人为的将,P1,的锁存器置1（,所以称为准双向,I/O,口,）,在访问,P1,口时,存在两种访问情况：一种是,访问锁存器,，一种是,访问引脚,，在写,P1,口时写,锁存器和写引脚是一致的，其实质都是写锁存器；但在读,P1,口时，读锁存器和读引脚就不一样了，因为锁存器和引脚的值有时是不同的。,读引脚指令 读引脚操作,读修改写指令 读锁存器操作,（课本21页有读修改写指令的举例）,以,P1,口为,目的操作数,的指令都是读,P1,口锁存器,参 数,极 限,测试条件,输出高电平,2.4V,I,OL,=,80,uA,输出漏电流,10,uA,0.45VV,IN,V,CC,输出低电平,0.45V,I,OL,=1.6mA,输入低电平,-0.5V0.8V,输入高电平,2.0 V,CC,+0.5V,P1,口部分电气特性：,注意,I/O,口的负载能力,（课本,185,页有部分,8051,电气特性）,1.6.3 P2,口内部结构,P2,口的字节地址为,A0H,，,位地址为,A0HA7H。,P2,口有两种功能：,准,双向,I/O,口,高8位地址总线,P2,口用于,高,8,位地址总线,时，可用于扩展外部程序存储器和外部数据存储器。输出地址时，,MUX,与地址总线相连，锁存器和引脚断开，锁存器的值不影响引脚电平。,1.,P2,口用于,准双向,I/O,口,时，,MUX,与锁存器相连。内部有上拉电阻。输出1时，引脚为高电平，输出0时，引脚为低电平;,2.,P2,口用于,准双向,I/O,口,时，由于输入时,T,不能影响输入，故,T,必须截止，即,Q1，,锁存器应为1，因此作输入时，要人为的将,P2,的锁存器置1（,所以称为准双向,I/O,口,）,在访问,P2,口时,存在两种访问情况：一种是,访问锁存器,，一种是,访问引脚,，在写,P2,口时写,锁存器和写引脚是一致的，其实质都是写锁存器；但在读,P2,口时，读锁存器和读引脚就不一样了，因为锁存器和引脚的值有时是不同的。,读引脚指令,读引脚操作,读修改写指令,读锁存器操作,（课本,21,页有读修改写指令的举例）,以,P2,口为,目的操作数,的指令都是读,P2,口锁存器,1.6.4 P3,口内部结构,P3,口的字节地址为,B0H,，,位地址为,B0HB7H。,P3,口有两种功能：,准,双向,I/O,口,第二变异功能（第二特殊功能）,P3,口用于,第二特殊功能,时，应将锁存器置,1,，使锁存器的值不影响第二功能的数据传递。,P3.0（10,脚）,RXD：,串行数据接收端,P3.1（11,脚）,TXD：,串行数据发送端,P3.2（12,脚）,INT0：,外部中断0请求端，低电平有效,P3.3（13,脚）,INT1：,外部中断1请求端，低电平有效,P3.4（14,脚）,T0：,定时计数器0外部时钟输入端,P3.5（15,脚）,T1：,定时计数器1外部时钟输入端,P3.6（16,脚）,WR：,外部数据存储器写选通信号，低电平有效,P3.7（17,脚）,RD：,外部数据存储器读选通信号，低电平有效,1.,P3,口用于,准双向,I/O,口,时，第二功能输出线自动置1，不影响,I/O,的,输出。内部有上拉电阻。输出1时，引脚为高电平;,2.,P3,口用于,准双向,I/O,口,时，由于输入时,T,不能影响输入，故,T,必须截止，即,Q1，,锁存器应置1，因此作输入时，要人为的将,P3,的锁存器置1（,所以称为准双向,I/O,口,）,在访问,P3,口时,存在两种访问情况：一种是,访问锁存器,，一种是,访问引脚,，在写,P3,口时写,锁存器和写引脚是一致的，其实质都是写锁存器；但在读,P3,口时，读锁存器和读引脚就不一样了，因为锁存器和引脚的值有时是不同的。,读引脚指令,读引脚操作,读修改写指令,读锁存器操作,（课本,21,页有读修改写指令的举例）,以,P3,口为,目的操作数,的指令都是读,P3,口锁存器,1.7,节电运行方式,冻结运行方式,：关闭,CPU，,但中断系统、定时器、串口仍然工作，,CPU,和,RAM,的值,均保持不变。,进入方法,：程序员将节电控制寄存器的,PCON.IDL,置1,退出方法,：,产生中断请求 同时复位,PCON.IDL,RST,复位 同时复位,PCON,冻结方式,1.7,节电运行方式,掉电保持方式,：关闭时钟电路输出，单片机内所有部件均停止工作，,RAM,的值,保持不变。,当单片机处于掉电保持时,VCC,可以降低到2,V。,进入方法,：程序员将节电控制寄存器的,PCON.PD,置1,退出方法,：,RST,复位,掉电方式,SMOD,：,波特率加倍位,GF1,：,程序员使用,GF0,：,程序员使用,PD,：,掉电方式位，当,PD=1,时，进入掉电方式,IDL,：,冻结方式位，当,IDL,1,时，进入冻结方式,复位时,PCON=00H,-,IDL,PD,GF0,GF1,-,-,SMOD,节电控制寄存器,PCON,保留位建议不要使用,课外作业,1.,8051,在扩展外部存储器时，,_,口为低,8,位地址,/,数据复用，,_,口作高,8,位地址线用。,2.,系统复位后，程序指针指向,_,地址处，并从此处开始运行程序，系统复位后,P0P3,口的上电初始值为：,_,。,3.,可以用来存放,16,位地址指针，并用作间接寻址的寄存器是,_,。,4.,四个并行,I/O,口中，,P0,P1,P2,P3,中，每一位输出都有自己的锁存器。这种结构有何优点？,5.,为什么,8051,的,4,个并行口在作,I/O,口用时都被称为“准双向,I/O,口”？，请解释准双向,I/O,口的含义。,6.,P0,口在作准双向,I/O,口时，输出是漏极开路的，请问漏极开路输出有何特点（优缺点）？,课外作业,32页 2.12题 2.14题,