第02章 MCS-51单片机内部结构.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,MSC-51,单片机的基本的结构,封装与引脚,I/O,口的结构与功能,存储器的配置,时钟及时序,单片机的复位电路设计,低功耗工作方式,第,2,章单片机的硬件结构,本章内容,Single Chip Microcomputer,单片机的基本结构,MCS-51,单片机种类繁多，性能各异，但其基本组织结构基本相同。,MCS-51,单片机的组成,：,1.,8位,CPU,2.片内存储器,3.,片内并行,I/O,接口,4.片内16位定时器/计数器,5.片内中断处理系统,片内全双工串行,I/O,口,时钟电路,总线,MSC-51,单片机的封装及引脚,1,电源和晶振,VCC(40):,接,+5V,电源正端,VSS(20):,接电源地端,XTAL1(19):,接外部石英晶体的一端,XTAL2(20):,接外部石英晶体的另一端,2.,I/O,口引脚,4个8位并行,I/O,接口引脚,P0.0 P0.7、P1.0P1.7、P2.0P2.7,和,P3.0P3.7,为多功能引脚，可自 动切换用作数据总线、地址总线、控制总线和或,I/O,接口外部引脚,3,控制线,ALE/PROG(30),：,地址锁存有效信号输出端,EA/VPP(31),：片外程序存储器选择信号端和编程电源,输入端,PSEN(29),：片外程序存储器读选通信号,输出端，低电平有效,RST/V,PD,(9),：,复位信号端和后备电源输入端。输入,10,ms,以上高电平脉冲，单片机复位。,V,PD,使用后备电源，可实现掉电保护。,/,口的结构与功能,MCS-51,单片机共有四个,8,位的并行双向口，共计有,32,根输入,/,输出,(I/O),口线。各端口的每一位均有锁存器，输出驱动器和输入缓冲器。但由于它们在结构上有一定的差异，所以各端口的性质和功能也各不相同。,1,P0,口,(3932,脚,),P0.0P0.7,统称为,P0,口。在不接片外存储器与不扩展,I/O,口时，可作为准双向输入,/,输出口。在接有片外存储器或扩展,I/O,口时，,P0,口分时复用为低,8,位地址总线和双向数据总线。,2,P1,口,(18,脚,),P1.0P1.7,统称为,P1,口，可作为准双向,I/O,口使用。对于,52,子系列，,P1.0,与,P1.1,还有第二功能：,P1.0,可用作定时器,/,计数器,2,的计数脉冲输入端,T2,，,P1.1,可用作定时器,/,计数器,2,的外部控制端,T2EX,。,3,P2,口,(2128,脚,),P2.0P2.7,统称为,P2,口，一般可作为准双向,I/O,口使用；在接有片外存储器或扩展,I/O,口且寻址范围超过,256,字节时，,P2,口用作高,8,位地址总线,(,输入时要先置）,准双向口的特点,4,P3,口,(1017,脚,),P3.0P3.7,统称为,P3,口。除作为准双向,I/O,口使用外，还可以将每一位用于第二功能，而且,P3,口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。,3,口的第二功能就是做控制总线要用分别列出各端口的对应的功能,P3,口的第二功能,引脚,符号,功 能,P3.0,RXD,串行口输入端,P3.1,TXD,串行口输出端,P3.2,INT0,外部中断,0,请求输入端，低电平有效,P3.3,INT1,外部中断,1,请求输入端，低电平有效,P3.4,T0,定时器,/,计数器,0,计数脉冲输入端,P3.5,T1,定时器,/,计数器,1,计数脉冲输入端,P3.6,WR,外部数据存储器,写,选通信号,输出端,，低电平有效,P3.7,RD,外部数据存储器,读,选通信号,输出端,，低电平有效,P0,口的某位,P0.n(n=07),结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，,P0,口既可以作为,I/O,用，也可以作为地址,/,数据线用。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,.,1,、,P0,口作为普通,I/O,口,输出时,CPU,发出控制电平“,0,”,封锁“与”门，将输出上拉场效,应管,T,1,截止，同时使多路开关,MUX,把锁存器,与输出,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,驱动场效应管,T2,栅极接通。故内部总线与,P0,口同相。由于输出驱动级是漏极开路电路，若驱动,NMOS,或其它拉流负载时，需要,外接上拉电阻,。,P0,的输出级可驱动,8,个,LSTTL,负载。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,输入时,-,分,读引脚,或,读锁存器,读引脚：,由传送指令,(,MOV,),实现；,下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,输入时,-,分,读引脚,或,读锁存器,读锁存器：,有些指令,如：,ANL P0,，,A,称为,“,读,-,改,-,写,”,指令，需要读锁存器。,上面,一个缓冲器用于读端口锁存器数据。,*原因：,如果此时该端口的负载恰是一个晶体管,基极,，且原端口输出值为,1,，那么导通了的,PN,结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的,“,1,”,电平误读为,“,0,”,电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器,Q,端信号而设，读输出锁存器可避免上述可能发生的错误。,*,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,准,双向口：,从图中可以看出，在读入端口数据时，由于输出驱动,FET,并接在引脚上，如果,T2,导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“,1”,，使,T2,截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。,2,、,P0,作为地址,/,数据总线,在系统扩展时，,P0,端口作为,地址,/,数据总线,使用时，分为：,P0,引脚,输出地址,/,数据,信息。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,CPU,发出控制电平“,1,”,，打开“与”门，又使多路开关,MUX,把,CPU,的,地址,/,数据总线,与,T2,栅极反相接通,，输出地址或数据。,由图上可以看出，上下两个,FET,处于反相，构成了推拉式的输出电路，其负载能力大大增强。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,2,、,P0,作为,地址,/,数据总线,P0,引脚,输出地址,/,输入数据,输入信号是从引脚通过输入缓冲器进入,内部总线,。,此时，,CPU,自动使,MUX,向下，并向,P0,口写“,1”,，,“读引脚”,控制信号有效，下面的缓冲器打开，外部数据读入内部总线。,2,、,P0,作为,地址,/,数据总线,-,真正的双向口,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址,/,数据,控制,V,CC,T1,T2,P0,口引脚,2.P1,口的结构及特点,它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成,-,准双向口。,D Q,CLK Q,P1.n,读,锁存器,内部总线,写,锁存器,读,引脚,V,CC,R,T,P1,口引脚,3.P2,口的结构及特点,1.P2,口作为,普通,I/O,口,D Q,CLK Q,MUX,P2.n,读锁存器,内部总线,写锁存器,读引脚,地址,控制,V,CC,R,T,P2,口引脚,CPU,发出控制电平,“,0,”,，使多路开关,MUX,倒向锁存器,输出,Q,端，构成一个准双向口。其功能与,P1,相同。,2.P2,口作为,地址总线,在系统扩展片外,程序存储器,扩展数据存储器且容量超过,256B,(,用,MOVX DPTR,指令,),时，,CPU,发出控制电平“,1,”,，使多路开关,MUX,倒,内部地址线,。此时，,P2,输出高,8,位地址。,D Q,CLK Q,MUX,P2.n,读锁存器,内部总线,写锁存器,读引脚,地址,控制,V,CC,R,T,P2,口引脚,4.P3,口的结构及特点,D Q,CLK Q,P3.n,读,锁存器,内部总线,写锁存器,读,引脚,V,CC,R,T,P3,口引脚,第二,输入功能,第二,输出功能,一、作为通用,I/O,口与,P1,口类似,-,准双向口,(W=1),W,P3,的内部结构,D Q,CLK Q,P3.n,读,锁存器,内部总线,写锁存器,读,引脚,V,CC,R,T,P3,口引脚,第二,输入功能,第二,输出功能,二、,P3,第二功能,(,Q=1,),此时引脚部分输入,(,Q=1,、,W=1),部分输出,(,Q=1,、,W,输出,),。,W,Mcs-51,引脚功能归纳,:,4,个并行,I/O,口均由内部总线控制,端口功能复用会自动识别,不用用户选择,.,P0,是,8,位漏级开路的准双向,I/O,口,可驱动,8,个,LSTTL,负载,作地址,/,数据总线口时,是一真正双向,I/O.,P1,是,8,位准双向,I/O,口,具有内部上拉电阻,可驱动,4,个,LSTTL,负载。,P2,同,P1,，并可作为高,8,位地址总线。,P3,同,P1,，,P3,口的所有口线都具有第二功能。,单片机功能多，引脚少，因而许多引脚都具有第二功能。,单片机对外呈现三总线形式：,P0,，,P2,组成,16,位地址总线；,P0,口分时复用为数据总线；由,ALE,，,/PSEN,，,RST,，,/EA,与,P3,口中的,/INT0,（,1,），,T0,，,T1,，,/WR,，,/RD,共,10,个引脚组成控制总线。,2.3.5,端口输出电路,1,。,LED,驱动,2.,继电器,3.,固态继电器驱动,4.,喇叭驱动,5.,光电耦合驱动,2.3.6,端口输入电路,存储器的配置,MCS-51,单片机的存储器采用的是程序存储器与数据存储器截然分开的哈佛,(Harvard),结构，即程序存储器和数据存储器各有自己的寻址方式、寻址空间和控制系统。,物理空间与地址,物理上分成,4,个存储器空间,：,片内程序存储器、片外程序存储器,片内数据存储器、片外数据存储器,逻辑上分成,3,个地址空间,：,片内、片外统一编址的,64KB,程序存储器空间,片内,256B,的数据存储器地址空间,片外,64KB,的数据存储器空间,1,程序存储器,(ROM),程序存储器,(Program memory),主要用于存放经调试正确的应用程序和常数表格。由于,MCS-51,单片机采用,16,位的程序计数器,PC,和,16,位的地址总线，因而程序存储器可扩展的地址空间为,64KB,。,程序存储器物理上可分为片内和片外。由引脚电平的高低来决定,:,1),当,EA=1,时，,CPU,从片内程序存储器开始读取指令。当,PC,的内容超过片内程序存储器地址的最大值,(51,子系列为,0FFFH,，,52,子系列为,1FFFH),时，将自动转去执行片外程序存储器的程序。,2),当,EA=0,时，,CPU,将直接从片外程序存储器中读取指令。,MSC-51,单片机中,7,个特殊地址,入口地址,名称,0000H,程序计数器,PC,起始地址,0003H,外部中断,0,入中断口地址,000BH,定时器,T0,溢出中断入口地址,0013H,外部中断,1,中断入口地址,001BH,定时器,T1,溢出中断入口地址,0023H,串行口接收,/,发送中断入口地,002BH,定时器,T2,溢出中断入口地址,2,数据存储器（,RAM),MCS-51,单片机的数据存储器分为内部数据存储器和外部数据存储器两部分。,1,内部数据存储器,内部数据存储器及专用寄存器,内部数据存储器在结构上可分为两个不同的存储空间,即低,128,单元的数据存储器空间（,00H,7FH,）,和高,128,单元的具有特殊功能的专用寄存器存贮器空间（,80H,0FFH,）。,1),片内,RAM,工作寄存器区：,字节地址：00,H1FH,位寻址区：,字节地址：20,H2FH,位地址为：00,H7FH,数据缓冲区/堆栈区：,字节地址：00,H7FH,一般使用30,H7FH,2.特殊功能寄存器,SFR,占用字节地址：80,HFFH,位寻址寄存器：,其字节地址可被8整除。,专用寄存器：,A、B、PSW、DPTR、SP,I/O,接口寄存器：,P0、P1、P2、P3、SBUF、,TMOD、TCON、SCON,（,1,）,B,寄存器,B,寄存器是一个,8,位寄存器，即可作为一般寄存器使用，也可用于乘除运算。做乘法运算时，,B,是乘数。乘法操作后，乘积的高,8,位存于,B,中。做除法运算时，,B,存放除数。除法操作后，余数存放在,B,中。,（,2,）累加器,ACC,（,Accumulator,）,累加器,A,是在编程操作中最常用的专用寄存器，功能较多，可按位寻址。,（,3,）程序状态字,PSW,（,Program Status Word,）,CY,：,进位标志。,加减运算时，最高位有进位,(,加法时,),或有借位,(,减法时,),则,CY=1,否则,CY=0,可由软件置位或清零。,AC,：,半进位标志。,例：,78H+97H,0111 1000,+1001 0111,1 0000 1111,有进位,CY=1,没有半进位,AY=0,（,4,）,栈指针,SP,寄存器,栈指针,SP,寄存器指示出堆栈顶部在内部数据存储器中的位置。系统复位后，,SP,初始化为,07H,，,如果不重新设置，就使得堆栈由,08H,单元开始。但,08H,1FH,单元属于工作寄存器区，所以在程序设计中，最好把,SP,的值设置的大一些，一般将堆栈开辟在,30H,7FH,区域中。,SP,的值越小，堆栈容量就越大，但最大为,128,字节。,（,5,）数据指针,DPTR,寄存器,数据指针,DPTR,由两个,8,位寄存器,DPH,和,DPL,组合而成一个,16,位专用寄存器，其中,DPH,为,DPTR,的高,8,位，,DPL,为,DPTR,的低,8,位。,(6),程序计数器,PC,程序计数器,PC,中存储的是将要执行的指令地址，,是一个,16,位的计数器。寻址范围达,64KB,。,MSC-51,单片机的时钟及时序,时钟电路,单片机工作时，是在统一的时钟脉冲控制下有序进行的。这个脉冲是由单片机控制器中的时钟电路产生的。时钟电路由振荡器和分频器组成，振荡器产生基本的振荡信号，然后进行分频，得到相应的时钟。振荡电路通常有两种方式：内部振荡方式和外部振荡方式,内部振荡方式,MCS-51,单片机片内有一个用于构成振荡器的高增益反相放大器，引脚,XTAL1,和,XTAL2,分别是此放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器或陶瓷电容连接，就构成了自激振荡器，其输出就是时钟脉冲。电路如图所示。图中，电容,C1,、,C2,在,40pF,左右，晶振一般为,1.2MHz,到,12MHz,之间。,CYS,C1,C2,2,外部振荡方式,1),外部振荡方式就是把外部已有的时钟信号引入单片机内，,HMOS,型单片机的电路如图所示。对于,CHMOS,型单片机，,XTAL1,接片外振荡脉冲输入端，,XTAL2,悬空。,外部中断源,2),振荡信号通过内部时钟电路，经过分频，得到相应的时钟信号。如图所示,:,振荡器,/2,Q,P1,P2,时钟发生器,振荡周期,/3,/6,状态周期,锁存周期,ALE,机器周期,XTAL,XTAL,CYS,C1,C2,由上图所示知,:,振荡周期：,晶体振荡器的周期。,状态周期：,振荡信号经二分频后形成的时钟脉冲信号，用,S,表示。一个状态周期的两个振荡周期作为两个节拍分别称为节拍,P1,和节拍,P2,。在,P1,有效时，通常完成算术逻辑操作；在,P2,有效时，一般进行内部寄存器之间的传输,。,机器周期：,通常将完成一个基本操作所需的时间称为机器周期。一个机器周期包含,6,个状态周期，用,S1,、,S2,、,.,、,S6,表示；共,12,个节拍，依次可表示为,S1P1,、,S1P2,、,S2P1,、,S2P2,、,、,S6P1,、,S6P2,。,指令周期：,CPU,执行一条指令所需要的时间。,CPU,执行指令是在时钟脉冲控制下一步一步进行的，由于指令的功能和长短各不相同，因此，指令执行所需的时间也不一样。一个指令周期通常含有,1,4,个机器周期,。,P,1,P,2,S,1,振荡周期,时钟周期,机器周期,机器周期,指令周期,XTAL,2,(OSC),S,2,S,3,S,4,S,5,S,6,S,1,S,2,S,4,S,5,S,3,S,6,P,1,P,1,P,1,P,1,P,1,P,1,P,1,P,1,P,1,P,1,P,1,P,2,P,2,P,2,P,2,P,2,P,2,P,2,P,2,P,2,P,2,P,2,图,MCS-51,单片机各种周期的相互关系,振荡周期、时钟周期、机器周期和指令周期,下一页,若,MCS-51,单片机外接晶振为,12MHz,时，则单片机的四个周期的具体值为：,振荡周期,1/12MHz,1/12s,0.0833s,时钟周期,1/6s,0.167s,机器周期,1s,指令周期,1,4s,单片机复位电路设计,复位是单片机的初始化操作，它的主要功能是把机器恢复到起始状态。下表给出了,MCS-51,单片机的初始化状态。除单片机在开机时要复位外，在运行过程中，当由于程序出错或操作错误使系统死机时，也可以按复位建,RET,重新启动，使机器进入初始化状态。,特殊功能寄存器,复位状态,特殊功能寄存器,复位状态,A,00H,TMOD,00H,B,00H,TCON,00H,PSW,00H,TH0,00H,SP,07H,TLO,00H,DPL,00H,TH1,00H,DPH,00H,TL1,00H,P0P3,FFH,SBUF,B,IP,0000B,SCON,00H,IE,0,00000B,PCON,0,B,产生复位信号的电路叫复位电路。,MCS-51,单片机通常采用上电自动复位、按键手动复位两种方式。如下图所示,：,VCC,VCC,RST,VSS,10uf,10,MSC-51,VCC,VCC,RST,VSS,MSC-51,10K,1K,10uf,图（,a,）：上电自动复位,图（,b,）：按键手动复位,低功耗工作方式,MCS-51,单片机的,CHMOS,器件有两种低功耗方式：待机,(,休眠,),方式和掉电保护方式，它们是由电源控制寄存器,PCON(97H),中的,PD,、,IDL,两位来控制的。,PCON,控制寄存器的格式如下：,SMOD,-,-,-,GF0,GF1,PD,IDL,SMOD,：,波特率倍增位，在串行通信时使用。若使用定时器,T1,产生波特率且该位置,1,，则在串行口工作于方式,1,、,2,、,3,时波特率乘,2,。,GF1,：,通用标志位,GF0,：,通用标志位,PD,：,掉电方式位，,PD,1,，则进入掉电方式。,IDL,：,待机方式位，,IDL,1,，则进入待机方式。,当,PCON(0)=1,时,单片机立即进入待机工作状态,.,单片机进入待机方式时，,CPU,时钟被切断，但中断系统、定时器和串行口的时钟信号继续保持，所有,SFR,保持进入空闲工作方式前的状态,。,退出空闲方式有两种方法：,1),中断退出,2),硬件复位退出,当,PCON(1)=1,时,单片机立即进入掉电状态,此时振荡器停止工作，芯片的所有功能均停止，但片内,RAM,和,SFR,内容保持不变。掉电电压可以降到,VCC=2V,。退出掉电方式的唯一方法是硬件复位。,目前，集成电路（,IC,）应用广泛，封装形式多种多样，有,DIP,双列直插式封装、无线陶瓷芯片载体,LCCC(Leadless,Ceramic Chip Carrier),、塑料四边引出扁平封装,PQFP(Plastic,Quad Flat Package),、小尺寸封装,SOP(Small,Outline Package),、塑料有线芯片载体,PLCC(Plastic,Leaded Chip Carrier),、塑料扁平组件式,PFP,封装、插针网格阵列,PGA,封装、球栅阵列,BGA,封装、单边接插卡盒,SEC(Single,Edgecontact,Cartridge),封装,、,芯片尺寸,CSP,封装，多芯片模块,MCM,封装、内建非凹凸层,BBUL,（,Bump less Build-Up Layer,）封装,等，,查找,IC,芯片封装技术资料，学习比较不同封装技术的特点及应用范围。,实践,