微机原理第6章.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,6,章,输入输出及中断技术,1,微型计算机和外设之间为什么需要接口,I/O,接口是主机与,I/O,设备之间所设置的逻辑控制部件，通过它实现主机与,I/O,设备之间的信息交换。,接口有两类：,辅助接口电路：接收时钟、中断请求信号等,输入,/,输出接口电路：连接外部设备,一般情况下，存储器可以与总线直接相连，而外设却需要通过接口与,CPU,的总线相连，原因是：,2,一般情况下，存储器可以与总线直接相连，而外设却需要通过接口与,CPU,的总线相连，原因是：,存储器,：,功能单一,传输方式单一（一次一个字或一个字节）,操作方式单一（读和写）,制造工艺与,CPU,相似，速度与,CPU,相匹配（,Cache,的引入）,外设,：,种类繁多（输入、输出、输入,/,输出、检测、控制）,信号种类不一（,A,、,D,、开关量）,信号带宽不同（串行、并行）,同一个时刻,CPU,通常只和一个外设交换信息,工作速度不同,接口：屏蔽以上差异协调、匹配外设与主机正常工作的逻辑部件及相应控制软件,3,CPU,和外设之间的信号,1.,数据信息,数字量：离散的二进制形式数据，最小单位 为“位”，,8,位为一个字节,模拟量：用模拟电压或模拟电流幅值大小表 示的物理量,开关量：只有两个状态，“开”和“闭”，用一位 二进制数可表示,4,CPU,和外设之间的信号,2.,状态信息,反映当前外设所处的状态，为输入信息,3.,控制信息,是由,CPU,输出的用来控制外设工作的信号,数据信息、状态信息、控制信息都通过数据总线传输，但放在接口的不同寄存器中：,输入输出的数据信息放在数据缓冲器,输入的状态信息放在状态寄存器,输出的控制信息放在控制寄存器,5,接口部件中的,I/O,端口,I/O,端口即,I/O,接口的寄存器，接口中的每个寄存器都有一个端口地址，每个,I/O,接口都有一组寄存器。,数据端口,状态端口,控制端口,CPU,与外设的交流就是,CPU,与,接口的寄存器（端口）交流,数据输入和数据输出寄存器可以,使用同一地址：控制输出和状态,输入寄存器可以使用,同一地址,数据输入寄存器,数据输出寄存器,控制输出寄存器,状态输入寄存器,接口,6,接口部件中的,I/O,端口,不同的,CPU,对端口的编址方式不同：,1.,与内存统一编址,即端口的地址占用存储器的空间，一个端口占用一个存储单元地址。可以使用访问内存的指令访问端口,优点：可以使用的访问指令类型多、使用方便，另外，端口的地址空间较大。,缺点：占用内存空间，访问速度慢,2.,单独编址,CPU,为端口提供了与内存访问空间完全独立的,I/O,地址空间，使用专用指令,IN,和,OUT,访问端口,优点：执行速度快，不占用内存空间,缺点：地址范围小,7,接口部件中的,I/O,端口,访问接口的过程：,1.CPU,先将地址信息发送到地址总线，将确定的控制信息发送到控制总线（打开相应端口）,2.CPU,传输数据信息到数据总线上等待相应端口接收，或者,CPU,等待接口把指定端口的内容送到数据总线上（收发数据）,注意,：地址是端口（寄存器）的地址，而不是接口部件的地 址，一个接口部件包含多个端口，即多个地址,8,CPU,和外设之间的数据传输方式,程序方式,中断方式,DMA,方式,9,程序方式,通过程序的控制来读取数据，,CPU,主动,1.,无条件传送方式,如果,CPU,能够确信外设准备就绪，就不用查询外设的状态而可以直接进行数据传输,例如：,CPU,要输出一个数据到显示器显示，由于显示器可以根据输入数据而随时改变显示内容的设备，因而,CPU,就可以直接向其发送数据，而无需查询,无条件传送方式程序设计简单，适应的操作也比较简单，能够采用这种方式工作的外设也较少,10,程序方式,2.,条件传送（查询）方式,CPU,执行程序不断读取并测试外设的状态，如果外设处于准备好（输入）或空闲（输出）状态，则执行输入或输出指令，进行数据交换，否则等待,完成一次数据传送的过程,：,1,）,CPU,从状态端口选取外设的状态字,2,）,CPU,检测状态字对应位的是否满足“就绪”条件,3,）如不满足，则重复执行,1,）,2,）过程，直到条件满足,4,）如果条件满足，表明外设就绪，则传送数据，同时,I/O,的状态复位,11,主要内容：,I/O,端口及其编址方式,简单接口芯片及其应用,基本输入输出方法,中断的基本概念及工作过程,*中断控制器8259,12,一、,I/O,接口与端口,I/O,接口：,将外设连接到总线上的一组逻辑电路的总称。,实现外设与主机之间的,信息交换。,I/O,端口：,接口中的寄存器,13,I/O,接口要解决的问题,速度匹配,(Buffer),信号的驱动能力,(,电平转换器、驱动器,),信号形式和电平的匹配,(A/D,、,D/A),信息格式,(,字节流、块、数据包、帧,),时序匹配,(,定时关系,),总线隔离,(,三态门,),14,接口的功能,数据的缓冲与暂存,信号电平与类型的转换,增加信号的驱动能力,对外设进行监测、控制与管理，中断处理,15,二、,I/O,端口的编址方式,数据端口,状态端口,控制端口,端 口,16,I/O,端口,CPU,数据,状态,控制,外设,17,I/O,端口的编址方式,统一编址,独立编址,18,端口与内存的统一编址,特点：,指令及控制信号统一,内存地址资源减少,内存,地址,960,KB,I/O,地址,64,KB,00000,H,F0000H,FFFFFH,19,端口的独立编址,特点：,内存地址资源充分利用,能够应用于端口的指令较少,内存,地址,I/O,地址,00000,H,FFFFFH,FFFFH,0000,H,20,端口的独立编址,8,0,8,8,总,线,A19-A0,A15-A0,MEMR,、,MEMW,IOR,、,IOW,、,AEN,存储器,输入,/,输出,21,8088/8086,的,I/O,端口编址,采用,I/O,独立编址方式,(,但地址线与存储器共用,),地址线上的地址信号用,IO/M,来区分,I/O,操作只使用,20,根地址线中的,16,根：,A,15,A,0,可寻址的,I/O,端口数为,64K(65536),个,I/O,地址范围为,0,FFFFH,IBM PC,只使用了,1024,个,I/O,地址,(0,3FFH),22,三、,I/O,地址的译码,目的：,确定端口的地址,参加译码的信号：,IOR，IOW，,A,15,A,0,OUT,指令将使总线的,IOW,信号有效,IN,指令将使总线的,IOR,信号有效,23,I/O,地址的译码,当接口只有一个端口时，,16,位地址线,一般,应,全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则,16,位地址线的高位,参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。,24,I/O,地址的译码,某外设接口有,4,个端口，地址为,2F0H,2F3H,，则其基地址为,2F0H,，由,A,15,A,2,译码得到，而,A,1,、,A,0,用来确定,4,个端口中的某一个。连接,？,25,四、,I/O,数据的传送方式,并行 一个数据单位同时传送,串行 数据按位传送,26,6.2,简单接口电路,掌握：,接口电路的分类及特点；,两类简单接口芯片的应用,27,一、接口的基本构成,数据线,控制线,状态线,DB,CB,AB,数据输入寄存器,(or,三态门,),数据输出寄存器,(,锁存器,),状态寄存器,(or,三态门,),命令寄存器,译码,电路,控制,逻辑,28,接口的基本构成,数据输入,/,输出寄存器,暂存输入,/,输出的数据,命令寄存器,存放控制命令，用来设定接口功能、工作参数和工作方式。,状态寄存器,保存外设当前状态，以供,CPU,读取。,29,接口的基本构成,CPU,I/O,接口,外设,数 据,端口地址,控 制,数 据,状 态,控 制,30,二、接口的类型及特点,输入接口,输出接口,接 口,31,接口特点,输入接口：,要求对数据具有控制能力（常用三态门实现）,输出接口：,要求对数据具有锁存能力（常用锁存器实现）,32,三、三态门接口,高电平、低电平、,高阻态,33,三态门接口,三态门的工作波形：,A0A15,IOR,译码输出,D0D7,开关状态,地址有效,34,74,LS244,含8个三态门的集成电路芯片,在外设具有数据保持能力时用来输入接口,74,LS244,应用例 教材,p252,P251,图,35,三态门接口应用例,利用三态门作为输入接口（,接口地址380,H,）,接到,地址范围为70000,H-71FFFH,的,EEPROM,芯片的,READY/BUSY,端，当三态门输出高电平时，可向98,C64A,写入一个字节数据，输出低电平时则不能写入。画芯片与系统的连接图,36,三态门接口应用例,D0D7,A,0,A,12,WE,OE,READY/BUSY,A,0,A,12,MEMW,MEMR,高位地址信号,D0D7,D0,380H,CE,译码,IOR,37,四、锁存器接口,通常由,D,触发器构成；,特点：,具有对数据的锁存能力；,不具备对数据的控制能力,38,常用锁存器芯片,74,LS273,8D,触发器，不具备数据的控制能力,74,LS373,含三态的,8D,触发器，具有对数据的控,制能力,P253,图,39,锁存器,芯片,74,LS374,D0D7,Q0,Q7,.,.,.,OE,CP,译码器,D0D7,Q0,Q7,.,.,.,OE,CP,译码器,做输出口:,做输入口:,外设,自外设,40,I/O,接口综合应用例,根据开关状态在,7,段数码管上显示数字或符号,设输出接口的地址为,F0H,设输入接口地址为,F1H,当开关的状态分别为,0000,1111,时，在,7,段数码管上对应显示,0,F,7,段数码管图见教材,p255,41,O1 I1,O2 I2,O3 I3,O4 I4,E1,K0,K3,+5V,G,G,2A,G,2B,C,B,A,1,74LS244,D,0,Q,0,|Q,1,D,7,Q,2,Q,3,Q,4,CP Q,5,Q,6,Q,7,a,b,c,d,e,f,g,DP,7406,反相器,74LS273,Rx8,1,74LS138,D0,D7,IOW#,IOR#,Y,0,Y,1,F0H=0000 0000 1111 0000,F1H=0000 0000 1111 0001,&,1,A7,A4,A15,A8,A3,A2,A1,A0,D0,D1,D2,D3,译码器,42,符号,形状,7,段码,.,gfedcba,符号,形状,7,段码,.,gfedcba,0,00111111,8,01111111,1,00000110,9,01100111,2,01011011,A,01110111,3,01001111,B,01111100,4,01100110,C,00111001,5,01101101,D,01011110,6,01111101,E,01111001,7,00000111,F,01110001,43,I/O,接口综合应用例,程序段,Seg7 DB,3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71H,LEA BX,Seg7,MOV AH,0,GO:,INAL,0F1H,AND AL,0FH,MOV SI,AX,MOV AL,BX+SI,OUT 0F0H,AL,JMP GO,44,6.3,基本输入/输出方法,无条件传送,查询式传送,中断方式传送,直接存储器存取,(DMA),程序控制方式,45,一、无条件传送,适用于总是处于准备好状态的外设,优点：软件及接口硬件简单,缺点：只适用于简单外设，适应范围,较窄,46,无条件传送例,读取开关的状态；,当开关闭合时，输出编码使发光二极管亮,47,D,CP,Q,D0,D1,输出口地址38,F3H,输入口地址38,F0H,+5V,1,48,二、查询工作方式,适用场合：,外设并不总是准备好,对传送速率和效率要求不高,对外设及接口的要求：,外设应提供设备状态信息,接口应具备状态端口,49,查询工作方式,优点：软件比较简单,缺点：,CPU,效率低，数据传送的实时性,差，速度较慢,单一外设时的工作流程,50,超时,?,READY?,与外设进,行数据交换,超时错,读入并测试外设状态,Y,N,Y,N,传送完？,防止死循环,复位计时器,N,Y,51,查询工作方式例,外设状态端口地址为0,3FBH,，第,5,位,(bit5),为状态标志（,=1,忙，,=0,准备好）,外设数据端口地址为0,3F8H,，写入数据会使状态标志置,1,；外设把数据读走后又把它置,0,。,试画出其电路图，并将,DATA,下100,B,数据输出,52,D5,D7-D0,A9,|,A3,1,&,A15,|,A10,1,IOW,D7-D0,3F8H,外设,D7,D6,D5,D4,D3,D2,D1,D0,BUSY,CP,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0,状态端口,G,G,2A,G,2B,C,B,A,A2,A1,A0,74LS138,Y,0,1,IOR,Y,3,OE,74LS374,3FBH,程序段？,53,三、中断控制方式,特点：,外设在需要时向,CPU,提出请求，,CPU,再去为它服务。服务结束后或在外设不需要时，,CPU,可执行自己的程序,优点：,CPU,效率高，实时性好，速度快。,缺点：程序编制较为复杂。,54,以上三种,I/O,方式的共性,均需,CPU,作为中介：,软件：外设与内存之间的数据传送是通过,CPU,执行,程序来完成的（,PIO,方式）；,硬件：,I/O,接口和存储器的读写控制信号、地址信号,都是由,CPU,发出的。,缺点：程序的执行速度限定了传送的最大速度（约,为几十,KB/,秒）,55,四、,DMA,控制方式,特点：,外设直接与存储器进行数据交换,，,CPU,不再担当数据传输的中介者；,总线由,DMA,控制器（,DMAC,）进行控制（,CPU,要放弃总线控制权），内存,/,外设的地址和读写控制信号均由,DMAC,提供。,56,DMA,控制方式,DMAC,外设,接口,CPU,QRD,MEM,DACK,HOLD,HLDA,BUS,控制信号,57,DMA,控制方式的工作过程,外设向,DMA,控制器发出“,DMA,传送请求”信号,DRQ,；,DMA,控制器收到请求后，向,CPU,发出“总线请求”信号,HOLD,；,CPU,在完成当前总线周期后会立即发出,HLDA,信号，对,HOLD,信号进行响应；,DMA,控制器收到,HLDA,信号后，就开始控制总线，并向外设发出,DMA,响应信号,DACK,58,DMA,控制方式的工作过程,DMA,控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；,例：从外设向内存传送一个字节,DMAC,向,I/O,接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和,AEN,信号。,59,DMA,控制方式的工作过程,DMA,控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，,DMA,控制器就撤销发往,CPU,的,HOLD,信号。,CPU,检测到,HOLD,失效后，紧接着撤销,HLDA,信号，并在下一时钟周期重新开始控制总线。,60,DMA,的三种传送方式,数据块传送方式：,DMAC,在申请到总线后，将一块数据传送完后才释放总线，而不管中间,DREQ,是否有效。,周期窃取方式（每次传送一个字节或一个字）：,每个,DMA,周期只传送一个字节或一个字就立即释放总线。,直接存取方式：,DMA,的数据传送请求直接发到主存储器，在得到响应后，整个工作过程在,DMA,控制器中由硬件完成。,61,数据块传送：,Y,N,允许,DMA,DMA,请求？,DMAC,请求总线,CPU,响应,DMAC,获总线控制权,DMA,传送一个字节,块结束？,地址增量，计数器减量,DMAC,释放总线,Y,N,62,每次传送一个字（或字节）：,N,Y,N,允许,DMA,DMAC,请求总线,CPU,响应,DMAC,获总线控制权,DMA,传送一个数据,块结束？,释放总线至少一个总线周期,地址增量，计数器减量,DMAC,释放总线,Y,测试,I/O,的,DREQ DMA,请求？,63,DMA,控制方式,优点：,数据传输,由,DMA,硬件来控制，数据,直接在内存和外设之间交换，可以达到很高的传输速率（可达几,MB/,秒）,64,6.4,中断技术,掌握：,中断的基本概念,中断响应的一般过程,中断向量表及其初始化,8088/8086中断系统,65,一、中断的基本概念,中断：,CPU,执行程序时，由于发生了某种随机的事件,(,外部或内部,),，引起,CPU,暂时中断正在运行的程序，转去执行一段特殊的服务程序,(,称为中断服务程序或中断处理程序,),，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。,66,中断源,引起,CPU,中断的事件，发出中断请求的来源,内部中断,外部中断,异常中断,软件中断,可屏蔽中断,非屏蔽中断,异常事件引起,中断指令引起,INTR,中断,NMI,中断,67,引入中断的原因,提高数据传输率；,避免了,CPU,不断检测外设状态的过程，提高了,CPU,的利用率。,实现对特殊事件的实时响应。,68,二、外部中断响应的一般过程,中断请求,中断判优及中断源识别,中断响应,中断处理（服务）,中断返回,69,中断请求,中断请求信号应保持到中断被处理为止；,CPU,响应中断后，中断请求信号应及时撤销。,NMI,INTR,70,中断源识别,软件查询法,中断矢量法。由中断源提供中断类型号，,CPU,根据类型确定中断源。,71,中断判优,要解决的问题,对同时产生的中断：,首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则,对非同时产生的中断：,低优先级的中断程序允许被高优先级的中断源所中断,中断嵌套,72,中断判优,控制方法,软件判优,顺序查询中断请求，先查询的先服务,（即先查询的优先级别高）,硬件判优,链式判优、并行判优（中断向量法）,73,菊花链逻辑电路,INTA,i,n,IREQ,INTR,&,=1,1,INTAout,DB,三态门,中,断,向,量,码,E,外设接口,中断确认,菊花链,逻辑电路,74,中断响应,向中断源发出,INTA,中断响应信号；,保护断点。包括,FLAGS、,CS,和,IP,获得中断服务程序入口地址,固定入口法,中断向量法,75,中断处理,中断服务子程序的特点：,为“远过程”,用,IRET,指令返回,76,中断服务子程序完成的工作,保护现场,开中断（,STI）,中断处理,关中断（,CLI）,恢复现场,中断返回,77,中断返回,执行,IRET,指令，使,IP、CS,和,FLAGS,从堆栈弹出,78,三、,8088/8086,中断系统,内部中断,外部中断,除法错中断,溢出中断,单步中断,软件中断,非屏蔽中断,可屏蔽中断,256个中断源,79,NMI,INTR,中断逻辑,软件中断指令,溢出中断,除法错,单步中断,非屏蔽中断请求,中断控,制器,8259A,PIC,8086/8088CPU,内部逻辑,断点中断,可,屏,蔽,中,断,请,求,n,4,3,0,1,2,8086/8088,中断源类型：,80,中断向量表,00000,H,003,FFH,1KB,81,中断向量表,存放各类中断的中断服务程序的入口地址,每个入口占用,4 Bytes,，低字为段内偏移，高字为段基址,表的地址位于内存的,00000H,003FFH,，大小为,1KB,，共,256,个入口,82,中断向量表的初始化,将用户自定义的中断服务程序入口地址放入向量表,例：将中断向量码为48,H,的服务程序入口地址放入向量表,p290,83,中断向量表的初始化,MOV AX，0000H,MOV DS，AX,MOV SI，0120H,MOV BX，OFFSET INT1,MOV SI，BX,MOV BX，SEG INT1,MOV SI+2，BX,84,8088内部中断响应过程,特点：,无,INTA,周期,中断类型码固定或由指令给出,85,8088内部中断响应过程,响应过程步骤：,PUSH FLAG,LET TEMP=TF,CLEAR IF,，,TF,PUSH CS,PUSH,IP,（,I P,）,=,（,TYPE*4+1,）,:,（,TYPE*4+0,）,（,CS,）,=,（,TYPE*4+3,）,:,（,TYPE*4+2,）,86,8088,外部中断响应过程,可屏蔽中断：,第1个,INTA,，,PIC,进行优先级排队判优处理,第1个,INTA,，,PIC,把中断类型码放到,DB,上，由,CPU,读入,PUSH FLAG,LET TEMP=TF,CLEAR IF,，,TF,PUSH CS,PUSH IP,（,I P,）,=,（,TYPE*4+1,）,:,（,TYPE*4+0,）,（,CS,）,=,（,TYPE*4+3,）,:,（,TYPE*4+2,）,NMI,中断响应过程与内部中断类似,时序：,p273,87,8088/8086,中断系统的优先级,优先级从高到低的顺序为：,内部中断,NMI,中断,INTR,中断,单步中断,中断响应和处理流程,p274,88,中断处理过程,当,NMI,、,INTR,、单步和除法错中断同时产生时，响应顺序为：,响应除法错中断,响应,NMI,中断,响应,INTR,中断,响应单步中断,级别高的中断可以中断级别低的中断服务程序,89,6.5,中断控制器,8259,了解：,8259的主要引线及结构,掌握：,8259的各种工作方式,8259的初始化编程,中断程序设计的一般过程和方法,90,