计算机组成与系统结构.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成与系统结构,上海交通大学 网络教育学院,陈泽宇 博士、副教授,前言,第,1,章 计算机系统概论,第,2,章 运算方法和运算器,第,3,章 存储系统,第,4,章 指令系统,第,5,章 中央处理器,第,6,章 总线系统,第,7,章 外围设备,第,8,章 输入输出系统,第,9,章 并行组织,2,第,6,章 总线系统,6.1,总线的概念和结构形态,6.2,总线接口,6.3,总线的仲裁、定时和数据传送模式,6.4 PCI,总线,6.5 ISA,总线和,Future+,总线,3,6.1,总线的概念和结构形态,6.1.1,总线的基本概念,6.1.2,总线的连接方式,6.1.3,总线结构对计算机系统性能的影响,6.1.4,总线的内部结构,6.1.5,总线结构实例,4,6.1.1,总线的基本概念,1.,总线的特性,2.,总线的标准化,5,总线,是构成计算机系统的,互连机构,，是多个系统功能部件之间进行数据传送的,公共通路,借助于总线连接，计算机在各系统功能部件之间实现地址、数据和控制信息的交换，并在,争用资源,的基础上进行工作,一个,单处理器,系统中的总线，大致分为三类：,内部总线,CPU,内部,连接各寄存器及运算部件之间的总线,系统总线,CPU,同,计算机系统的其他,高速功能部件,，如存储器、通道等互相连接的总线,I/O,总线,中、低速,I/O,设备之间,互相连接的总线,6,1.,总线的特性,物理特性,指总线的物理连接方式,功能特性,描述总线中每一根线的功能,电气特性,定义每一根线上信号的传递方向及有效电平范围,总线的电平都符合,TTL,电平的定义,时间特性,定义了每根线在什么时间有效,只有规定了总线上各信号有效的时序关系，,CPU,才能正确无误地使用,7,2.,总线的标准化,总线的标准化,相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以,互换使用,其原因在于它们都遵守了,相同的系统总线的要求,，这就是,系统总线的标准化,问题,8,微型计算机,系统中采用的,标准总线,：,ISA,总线,16,位,，带宽,8MB/s,EISA,总线,32,位,，带宽,33.3MB/s,VESA,总线,32,位,，带宽,132MB/s,PCI,总线,64,位,，带宽,264MB/s,9,总线带宽,总线带宽是,衡量总线性能,的重要指标,定义为,总线,本身所能达到的,最高传输速率,(MB/s),10,例题,P214,例,1,【,例,1】,(1),某总线在一个总线周期中,并行传送,4,个字节,的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为,33MHz,，总线带宽是多少,?,(2),如果一个总线周期中,并行传送,64,位,数据，总线时钟频率升为,66MHz,，总线带宽是多少,?,解,(1),设总线带宽用,Dr,表示，总线时钟周期用,T=1/f,表示，一个总线周期传送的数据量用,D,表示，根据定义可得,Dr=D/T=D 1/T=,Df,=4B3310,6,/s=132MB/s,(2)64,位,=8B,，,Dr=,Df,=8B6610,6,/s=528MB/s,11,6.1.2,总线的连接方式,1.,单,总线结构,2.,双,总线结构,3.,三,总线结构,12,适配器,通过适配器可以实现,高速,CPU,与低速外设,之间工作,速度,上的,匹配和同步,，并完成计算机和外设之间的所有数据传送和控制,适配器通常简称为,接口,根据连接方式不同，单机系统中采用的总线结构有三种基本类型：,单总线结构,双总线结构,三总线结构,13,1.,单总线结构,P214,图,6.1,，,CAI,演示,使用一条,单一,的系统总线来连接,CPU,、主存和,I/O,设备，叫做,单总线,结构,在单总线结构中，,要求连接到总线上的逻辑部件必须高速运行,，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权,14,当,CPU,取一条指令时，,首先把程序计数器,PC,中的地址同控制信息一起送至总线上,该地址不仅加至主存，同时也加至总线上的所有外围设备,然而，,只有与出现在总线上的地址相对应的设备，才执行数据传送操作,对输入,/,输出设备的操作，完全和主存的操作方法一样来处理,当,CPU,把指令的地址字段送到总线上时，如果该地址字段对应的地址是主存地址，则主存予以响应，从而在,CPU,和,主存,之间发生数据传送,如果该指令地址字段对应的是外围设备地址，则外围设备译码器予以响应，从而在,CPU,和与该地址相对应的,外围设备,之间发生数据传送,15,某些外围设备也可以指定地址,如果一个由外围设备指定的地址对应于一个主存单元，则主存予以响应，于是在主存和外设之间将进行,直接存储器传送,(DMA),单总线结构容易扩展成,多,CPU,系统,只要在系统总线上挂接多个,CPU,即可,由于所有逻辑部件都挂在同一个总线上，因此,总线只能分时工作,，即某一时间只能允许一对部件之间传送数据，这就使信息传送的吞吐量受到限制,16,2.,双总线结构,P215,图,6.2,，,CAI,演示,17,双总线结构保持了单总线系统简单、易于扩充的优点,在,CPU,和主存之间专门设置了一组,高速的存储总线,，使,CPU,可通过专用总线与存储器交换信息，并减轻了系统总线的负担,主存仍可通过系统总线与外设之间实现,DMA,操作，而,不必经过,CPU,当然这种双总线系统以,增加硬件,为代价,18,3.,三总线结构,P216,图,6.3,，,CAI,演示,19,三总线结构是在双总线系统的基础上,增加,I/O,总线,形成的,其中，,系统总线,是,CPU,、主存和通道,（,IOP,）之间进行数据传送的公共通路，,而,I/O,总线,是多个,外部设备与通道,之间进行数据传送的公共通路,20,通道,在,DMA,方式中，外设与存储器间直接交换数据而不经过,CPU,，从而减轻了,CPU,对数据输入输出的控制，而“通道”方式进一步提高了,CPU,的效率,通道实际上是一台,具有特殊功能的处理器,，又称为,IOP(I/O,处理器,),它分担了一部分,CPU,的功能，以实现对外设的统一管理及外设与主存之间的数据传送,显然，由于增加了,IOP,，使整个系统的,效率,大大,提高,然而这是以,增加,更多的,硬件,代价换来的,21,6.1.4,总线的内部结构,早期,总线的内部结构,当代,总线的内部结构,22,早期总线的内部结构,P217,图,6.4,，,CAI,演示,23,早期总线实际上是,处理器芯片引脚的延伸,，是处理器与,I/O,设备适配器的通道,这种简单的总线按其功能可分为三类：地址线、数据线和控制线,地址线,是单向的，用来传送主存与设备的地址,数据线,是双向的，用来传送数据,控制线,对每一根线来讲是单向的，用来指明数据传送的方向、中断请求和定时控制等,24,简单总线结构的,不足,之处,第一，,CPU,是总线上唯一的主控者,，即使后来增加了具有简单仲裁逻辑的,DMA,控制器以支持,DMA,传送，但仍不能满足多,CPU,环境的要求,第二，总线信号是,CPU,引脚信号的延伸，故,总线结构紧密与,CPU,相关,，通用性较差,25,当代总线的内部结构,P218,图,6.5,，,CAI,演示,26,当代总线是一些,标准总线,，追求,与结构、,CPU,、技术无关,的开发标准，并满足包括多个,CPU,在内的主控者环境需求,在当代总线结构中，,CPU,和它私有的,cache,一起作为一个模块与总线相连,系统中允许有多个这样的处理器模块,而,总线控制器,完成几个总线请求者之间的,协调与仲裁,27,整个总线分成如下四部分：,数据传送总线,由,地址线、数据线、控制线,组成,仲裁总线,包括总线请求线和总线授权线,中断和同步总线,用于处理带优先级的中断操作，包括中断请求线和中断认可线,公用线,包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等,28,6.1.5,总线结构实例,大多数计算机采用了,分层次的多总线结构,在这种结构中，,速度差异较大,的设备模块使用,不同速度的总线,，而,速度相近,的设备模块使用,同一类总线,显然，这种结构不仅解决了总线负载过重的问题，而且使总线设计简单，并能充分发挥每类总线的效能,29,Pentium,计算机主板的总线结构,P219,图,6.6,，,CAI,演示,30,Pentium,主板总线结构是一个,三层次的多总线结构,，即有,CPU,总线、,PCI,总线和,ISA,总线,CPU,总线,也称,CPU-,存储器总线,CPU,是这条总线的主控者，但必要时可放弃总线控制权,从传统的观点看，可以把,CPU,总线看成是,CPU,引脚信号的延伸,PCI,总线,用于,连接高速的,I/O,设备模块,通过“桥”芯片,，上面与更高速的,CPU,总线,相连，下面与低速的,ISA,总线,相接,ISA,总线,Pentium,机使用该总线与,低速,I/O,设备,连接,31,“桥”芯片,CPU,总线、,PCI,总线、,ISA,总线通过两个“桥”芯片连成整体,桥芯片在此起到了信号速度缓冲、电平转换和控制协议的转换作用,通常将,CPU,总线,-PCI,总线,的桥称为,北桥,，将,PCI,总线,-ISA,总线,的桥称为,南桥,通过桥将两类不同的总线“粘合”在一起的技术特别,适合于系统的升级换代,PCI,芯片组,Pentium,个人机总线系统中有一个核心逻辑芯片组，简称,PCI,芯片组,它,包括主存控制器和,cache,控制器芯片、北桥芯片和南桥芯片,在系统中起着至关重要的作用,32,6.2,总线接口,6.2.1,信息的传送方式,6.2.2,接口的基本概念,33,6.2.1,信息的传送方式,1.,串行,传送,2.,并行,传送,3.,分时,传送,34,计算机系统中，传输信息采用三种方式：串行传送、并行传送和分时传送,但是出于速度和效率上的考虑，,系统总线,上传送的信息必须采用,并行传送,方式,P220,图,6.7,，,CAI,演示,35,1.,串行传送,当信息以,串行,方式传送时，,只有一条传输线,，且采用脉冲传送,在串行传送时，按顺序来传送表示一个数码的所有二进制位,(bit),的脉冲信号，每次一位,串行传送时,低位在前，高位在后,36,在串行传送时，被传送的数据需要在发送部件进行,并,-,串变换,，这称为,拆卸,；,而在接收部件又需要进行,串,-,并变换,，这称为,装配,串行传送的主要优点是只需要一条传输线，这一点对,长距离传输,显得特别重要,37,2.,并行传送,用,并行,方式传送二进制信息时，对,每个数据位,都需要,单独一条传输线,信息有多少二进制位组成，就需要多少条传输线，从而使得二进制数“,0”,或“,1”,在不同的线上同时进行传送,38,并行传送一般采用电位传送,由于所有的位同时被传送，所以并行数据传送比串行数据传送,快,得多,39,3.,分时传送,分时,传送有两种概念,一是采用,总线复用,方式,某个传输线上既传送地址信息，又传送数据信息,为此必须,划分时间片,，以便在不同的时间间隔中完成传送地址和传送数据的任务,二是共享总线的部件,分时使用总线,40,6.2.2,接口的基本概念,I/O,设备适配器,通常简称为,接口,广义地讲，接口是指,CPU,和主存、外围设备之间通过总线进行连接的逻辑部件,接口部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送,41,CPU,、接口和外围设备之间的连接关系,P221,图,6.8,CAI,演示,42,外围设备本身带有自己的设备控制器,，它是控制外围设备进行操作的控制部件,它通过接口接收来自,CPU,传送的各种信息，并根据设备的不同要求把这些信息传送到设备，或者从设备中读出信息传送到接口，然后送给,CPU,43,标准接口,为了使所有的外围设备能够兼容，并能在一起正确地工作，,CPU,规定了不同的信息传送控制方法,不管什么样的外围设备，只要选用某种数据传送控制方法，并按它的规定通过总线和主机连接，就可进行信息交换,通常在总线和每个外围设备的设备控制器之间使用一个适配器（接口）电路，以保证外围设备用计算机系统特性所要求的形式发送和接收信息,接口逻辑,通常做成,标准化,一个标准接口可能连接一个设备，也可能连接多个设备,44,事实上，,一个适配器必有两个接口,：,一是和,系统总线,的接口,CPU,和适配器,的数据交换一定的是,并行,方式,二是和,外设,的接口,适配器和外设,的数据交换可能是,并行,方式，也可能是,串行,方式,45,例题,P222,例,2,【,例,2】,利用串行方式传送字符，每秒钟传送的比特（,bit,）位数常称为,波特率,。,假设数据传送速率是,120,个字符,/,秒，每一个字符格式规定包含,10,个数据位（起始位、停止位、,8,个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？,【,解,】,：,波特率为：,10,位,120/,秒,=1200,波特,每个比特位占用的时间,Td,是波特率的倒数：,Td=1/1200=0.83310,-3,s=0.833ms,46,6.3,总线的仲裁、定时和数据传送模式,6.3.1,总线的仲裁,6.3.2,总线的定时,6.3.3,总线的数据传送模式,47,6.3.1,总线的仲裁,连接到总线上的功能模块有,主动,和,被动,两种形态：,主方,可以,启动,一个总线周期，而,从方,只能,响应,主方的请求,每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方,48,为了解决,多个主设备同时竞争总线控制权,的问题，必须具有,总线仲裁,部件，以某种方式选择其中一个主设备作为总线的下一次主方,对多个主设备提出的占用总线请求，一般采用,优先级或公平策略,进行仲裁,被授权的主方在当前总线业务一结束，即接管总线控制权，开始新的信息传送,49,按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类,1.,集中式仲裁,需要,中央仲裁器,当代总线标准普遍采用,独立请求,方式,对于,单处理器系统,总线而言，中央仲裁器又称为,总线控制器,，它是,CPU,的一部分,2.,分布式仲裁,不需要中央仲裁器,50,6.3.2,总线的定时,总线的一次信息传送过程，大致可分为五个阶段：,请求总线、总线仲裁、寻址,(,目的地址,),、信息传送、状态返回,(,或错误报告,),为了同步主方、从方的操作，必须制订定时协议,所谓,定时,，是指,事件出现在总线上的时序关系,数据传送过程中采用的两种定时方式,1,同步,定时,2,异步,定时,51,1,同步,定时,在同步定时协议中，,事件出现在总线上的时刻由总线时钟信号来确定,由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由,统一时钟,规定，因此，同步定时具有,较高的传输频率,同步定时适用于,总线长度较短,、,各功能模块存取时间比较接近,的情况,由于同步总线必须,按最慢的模块来设计,公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率,52,2,异步,定时,在异步定时协议中，,后一事件出现在总线上的时刻取决于前一事件的出现,，即建立在应答式或互锁机制基础上,在这种系统中，,不需要统一的公共时钟信号,允许快速和慢速的功能模块都能连接到同一总线上,，但这以增加总线的复杂性和成本为代价,53,6.4 PCI,总线,6.4.1,多总线结构,6.4.2 PCI,总线信号,6.4.3,总线周期类型,6.4.4,总线周期操作,6.4.5,总线仲裁,54,6.4.1,多总线结构,PCI,是一个,与处理器无关的高速外围总线,采用,同步时序,协议和,集中式仲裁,策略，并具有,自动配置,能力,P228,图,6.13,，,CAI,演示,55,整个系统有三种不同的总线：,HOST,总线,该总线有,CPU,总线、系统总线、主存总线等多种名称，这里称,“宿主”总线,PCI,总线,连接各种,高速的,PCI,设备,LAGACY,总线,可以是,ISA,、,EISA,等性能较低的,传统总线,支持,中、低速,I/O,设备,56,桥,在,PCI,总线体系结构中，桥起着重要的作用，它,连接两条总线,，使彼此间相互通信,桥又是一个,总线转换,部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表,PCI,总线的基本传输机制是猝发式传送，,利用桥可以实现总线间的猝发式传送,57,