第2章-MCS-51单片机结构及原理.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单片机原理及接口技术,机械工业出版社,胡健 主编,1,第,2,章,MCS-51,单片机结构和原理,2.1,单片机内部组成及引脚功能,（,1,）,MCS-51,是,Intel,公司生产的一个单片机系列名称。属于这一系列的单片机有多种，如：,8051/8751/8031,；,8052/8752/8032,；,80C51/87C51/80C31,80C52/87C52/80C32,等,。,2,MCS,51,系列,51,子系列,52,子系列,8031,8051,8751,8032,8052,多一个,16,位定时,/,计数器,含,265B,的内部数据存储器,存储器类型,单片机系列,掩膜,ROM,EPROM,MCS,51,51,8031,8051,4KB,8751,4KB,52,8032,8052,8KB,MCS,51,单片机程序存储器配置,1,KB(Kilobyte,)=2,10,B B=1024 B,3,（,2,）该系列生产工艺有两种：,CHMOS,是,CMOS,和,HMOS,的结合，既保持了,HMOS,高速度和高密度的特点，还具有,CMOS,的低功耗的特点。,在产品型号中凡带有字母“,C”,的即为,CHMOS,芯片,，,CHMOS,芯片的电平既与,TTL,电平兼容，又与,CMOS,电平兼容。,一是,HMOS,工艺,（高密度短沟道,MOS,工艺）。,二是,CHMOS,工艺,（互补金属氧化物的,HMOS,工艺）。,4,2.1.1,单片机内部结构（以,8051,为例）,P0 P1 P2 P3 TXD RXD,并行接口,CPU,时钟电路,串行接口,中断系统,ROM,RAM,定时,/,计数器,T0 T1,内总线,由于受到管脚数量和芯片面积的限制，通常所有部件挂靠在内部总线上，分时使用总线，即内部总线结构。,5,内部三总线结构,CPU,6,1,、微处理器,8,位微处理器，即,CPU,，是单片机的核心，是单片机的指挥和执行机构。,由运算器和控制器组成，同时还包括中断系统和部分外部特殊功能寄存器；,7,1.,）运算器,(,A,rithmetic and,l,ogic,u,nit),功能,在控制器的控制下，对二进制数进行,算术,运算,、,逻辑运算,及,信息传递,。,算术运算,：,加、减、乘、除,逻辑运算,：,与、或、非,信息传递,：,存取、传递数据,中心部件,算术逻辑单元,ALU,ALU,累加器,ACC,暂存器,B,程序状态字,寄存器,（,PSW,）,存放第一操作数和操作运算结果,暂存原始数据、中间结果及运算结果,状态信息,8,2.,）控制器,(Control unit),功能,用来控制计算机工作的部件,。控制器接收来自存储器的指令，进行译码，并通过定时和控制电路，在规定时刻发出指令所需的各种控制信息和,CPU,外部所需的各种控制信号，使各部分协调工作，完成指令所规定的操作。,主要部件,程序计数器,PC,(,P,rogram,C,ounter),PC,的功能,:,(1),存放当前指令在存储器中的起始地址。,(2),处理器每取出一条指令，,PC,自动,+1,，,指向,下一条指令的起始地址。,9,时钟电路,CPU,ROM,RAM,T0 T1,中断系统,串行接口,并行接口,P0 P1 P2 P3,TXD RXD,INT0 INT1,定时计数器,面向控制的,8,位中央处理器,由运算器,+,控制器组成,128B,内部数据存储器（,RAM,）,一组特殊功能寄存器（,SFR,）,也可扩展，外部,RAM,最大扩展,64KB,4KB,片内程序存储器，,存放程序、原始数据和表格，最大扩展,64KB,2,个,16,位定时器,/,计数器。,实现定时或计数功能。,32,根双向并可按位寻址的,I/O,口线：,4,个,8,位的,I/O,口,P0,、,P1,、,P2,、,P3,。,一个全双工异步串行口。,5,个中断源，具有两个优先级。,时钟电路：可产生时钟脉冲序列，允许晶振频率,1.2MHZ-12MHZ,具有布尔处理（即位处理）能力,10,举例：表格查找，表格中的数放在,ROM,区中,要查找的数放在,RAM,区中,个人电脑的键盘，随机按下的数放在,RAM,区，而每个按键对应的功能解析放在,ROM,区。,ROM,和,RAM,的使用区别,11,2.1.2 MCS-51,的引脚功能,VCC,VSS,XTAL2XTAL1,RST/VPD,P0.0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7,P1.0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0,ALE,P3.0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7,EA,PSEN,RXD/TXD/INT0/INT1/T0/T1/WR/RD/,1234567891011121314151617181920,4039383736353433323130292827262524242221,8031,8051,8751,89C51,DIP,封装,12,标定角,6,5,4,3,2,1,44,43,42,41,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,20,19,18,17,16,15,14,13,12,11,10,9,8,7,P1.5,P1.6,P1.7,RST,P3.0,NC,P3.1,P3.2,P3.3,P3.4,P3.5,P0.4,P0.5,P0.6,P0.7,EA,NC,ALE,PSEN,P2.7,P2.6,P2.5,P3.6,P3.7,P1.4,P1.3,80C51BH,80C51BH-2,80C31BH,80C31BH-2,XTAL1,NC,P2.1,P2.3,P2.2,P2.4,P2.0,VSS,XTAL2,P1.2,P1.1,P1.0,NC,VCC,P0.0,P0.1,P0.2,P0.3,方形封装,13,1.,主电源引脚,Vcc,和,Vss,VCC,（,40,脚）,:,接,+5V,电源正端,;,VSS,（,20,脚）,:,接,+5V,电源地端。,14,2.,外接晶体引脚,XTAL1,和,XTAL2,XTAL1,（,19,脚）,:,接外部晶振和微调电容的一端，在单片机内部，它是构成片内振荡器的反向放大器的输入端。当采用外部振荡器时，该引脚接收振荡器的信号，即把此信号直接接到内部振荡器的输入端。,XTAL2,（,18,脚）,:,接外部晶振和微调电容的另一端，在单片机内部，它是构成片内振荡器的反向放大器的输出端。当采用外部振荡器时，此引脚应悬空。,15,晶 振 引 脚 接 法,外部振荡器,内部振荡器,16,3.,控制信号或与其它电源复用引脚（书）,（,1,）,RST/VPD,（,9,脚）,:RST,即为,RESET,是复位信号输入端，高电平有效。当此输入端保持,2,个机器周期的高电平时，就可以完成复位操作。,RST,引脚的第二功能是备用电源的输入端。,（,2,）,(30,脚,):(,A,ddress,L,atch,E,nable/,Prog,ramming),当单片机上电正常工作后，,ALE,引脚不断向外输出正弦脉冲信号，此频率为振荡器频率的,1/6,。,CPU,访问外部存储器时，,ALE,作为锁存低,8,位地址的控制信号。此引脚的第二功能,PROG,作为,8751,编程脉冲输入端使用。,ALE,端可驱动,8,个,LSTTL,负载。,17,（,3,）（,29,脚）,:(,P,rogram,S,tore,E,nable),片外程序存储器读选通信号输出端,低电平有效。,可驱动,8,个,LSTTL,负载。,（,4,）（,31,脚）,:(,E,nable,A,ddress),当,EA,接高电平时，,CPU,访问片内,ROM,，并执行内部程序存储器中的指令，但当,PC,（程序计数器）的值超过,4K,时，将自动转去执行片外存储器内的程序。当,EA,脚接低电平时，,CPU,只访问片外,ROM,并执行外部程序存储器中的指令，而不管是否有片内程序存储器。,对,8031,来讲，由于片内无程序存储器，所以该脚必须接低电平。,18,（,1,）,P0,口（,39,脚,32,脚）,:P0.0,P0.7,统称为,P0,口。,地址,/,数据总线复用,（,2,）,P1,口（,1,脚,8,脚）,:P1.0,P1.7,统称为,P1,口,可作为准双向,I/O,接口使用。,用户,IO,口,（,3,）,P2,口（,21,脚,28,脚）,:P2.0,P2.7,统称为,P2,口,一般可作为准双向,I/O,接口。,地址总线高,8,位,（,4,）,P3,口（,10,脚,17,脚）,:P3.0,P3.7,统称为,P3,口。,具有第二功能,。,4.,输入,/,输出（,I/O,）,19,单片机最小系统,20,