第三章 CPU子系统.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2012/4/22,#,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2012/4/22,#,第三章,CPU,子系统,课程名称：计算机组成原理,授课教师：王铁军,电子邮箱：,tjw,本章主要讨论：,运算器,控制器,数据通路结构,与外部的连接,指令的执行过程,CPU,组成,CPU,工作原理,第一节 组合逻辑控制器原,理,控制器组成,控制器的工作过程,时序控制方式,优缺,点及应用,3,.1.1,控制器组成,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,PSW,时序,IR,地址形成,PC,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,PSW,时序,IR,地址形成,PC,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,1.,微命令发生器,功能：,产生全机所需的各种,微命令,控制最基本的操作,(,微操作,),的命令,电位型,脉冲型,构成微命令发生器,：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,PSW,时序,IR,地址形成,PC,D,寻,来自,M,送,M,或,ALU,+1,送,M,2.,指令计数器,PC,功能：,指示指令在,M,中的位置。,PC,本身,+1,顺序执行：,PC,先,+1,，再用转移地址修改,PC,微命令,发生器,PC,转移执行,:,3.,指令寄存器,IR,功能：,存放现行指令。,决定操作性质,操作码字段,操作数地址,转移地址,PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻,D,4.,状态寄存器,PSW,功能：,指示程序运行方式，反映程序运行结果。,例,.,某机的,PSW,PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,工作方式,优先级,T,P,N Z V C,15 12 11 10 9,8,7 6,5,4,3,2 1 0,C=1,进位,V=1,溢出,Z=1,结果为,0,P=1,代码中,1,个数为奇数,N=1,结果为负,T=1,执行跟踪程序,（,1,）条件码,反映程序运行结果,（,2,）跟踪标志,为程序查错设置的断点标志,T,。,程序,初始化置,T,为,1,.,测试,T,跟踪程序,.,工作方式,优先级,T,P,N Z V C,15 12 11 10 9,8,7 6,5,4,3,2 1 0,程序优先级高于外部优先级，,不响应,程序优先级低于外部优先级，可响应,用户方式：,禁止程序执行某些指令,核心方式：,允许程序执行所有指令,（,3,）优先级,为现行程序赋予优先级别，以决定是否响应外部中断请求。,（,4,）工作方式,规定程序的特权级。,PSW,在,CPU,中，反映程序运行状态；控制,/,状态字在接口中,反映,CPU,命令、设备状态。,工作方式,优先级,T,P,N Z V C,15 12 11 10 9,8,7 6,5,4,3,2 1 0,5.,时序线路,功能：,控制操作时间和操作时刻。,PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,时序,振荡器,分频器,时钟脉冲,工作脉冲,时钟周期,(,节拍,),产生电位型微命令，控制操作时间段,产生脉冲型微命令，控制定时操作,1.,取指令,PC,PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,时序,3,.1.2,控制器工作过程,地址,M,指令,IR,、译码,(,、寻址方式,),PC+1,PC,2.,取数,(,按寻址方式,),立,:,PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,时序,指令,操作数,有效地址,M,取数,R,取数,直,:,寄存器号,间,:,间接地址,M,取有效地址,寄存器号,R,取有效地址,变,:,形式地址,变址量,运算器,计算有效地址,3.,执行,(,按操作码,),PC,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,时序,结果,存储器,/,寄存器,操作数,加法器,操作数,1.,组合逻辑控制器的时序划分,3,.1.3,时序控制方式,即时序信号与操作的关系,采用三级时序系统：,指令周期,工作周期,1,工作周期,2,工作周期,n,时钟周期,1,时钟周期,2,时钟周期,m,工作脉冲,1,工作脉冲,2,工作脉冲,k,(,节拍,1),(,节拍,2),(,节拍,m),时序关系：,晶振输出,工作周期,1,工作周期,2,工作周期,3,时钟,T1,工作脉冲,P,时钟,T2,指令周期,控制不同阶段操作时间,控制分步操作时间,对微操作定时,取指,执行,取数,取出指令,修改,PC,打入,IR,打入,PC,2.,时序控制方式及其变化,（,1,）同步控制,各项操作受统一时序控制。,定义：,特点：,有明显时序时间划分，,优缺点：,时序关系简单，时序划分规整，,控制不复杂；,时间安排可能不合理。,应用场合：,用于,CPU,内部、设备内部、系,统总线操作,控制逻辑易于集中，便于管理。,(,各挂接部件速度相近，传送时间确,定，传送距离较近,),。,时钟周期时,间固定，,各步操作的衔接、各部件之间的数,据传送受严格同步定时控制。,各项操作受,统一时序,控制。,由,CPU,或,其他设备,提供,（,2,）异步控制,各项操作按不同需要安排时间，不,受统一时序控制。,定义：,特点：,无统一时钟周期划分，,例,.,异步传送操作,主设备：,申请并掌握总线权的设备。,各操作间的,衔接和各部件之间的信息交换采用异步应答,方式。,总线,主,从,从设备：,响应主设备请求的设备。,发,/,接,接,/,发,主设备获得总线控制权,操作流程：,主设备询问从设备,主设备发送,/,接收数据,主设备释放总线控制权,从设备准备好？,Y,N,主设备输出端与总线连接,主设备输出端与总线断开,时间安排紧凑、合理；,控制复杂。,优缺点：,应用场合：,用于异步总线操作,(,各挂接部,件速度差异大，传送时间不确定，传送距离,较远,),。,（,3,）同步方式的变化,指令周期长度可变，时钟周期长度不变。,可用计数器指示时钟周期数的变化。,不同指令安排不同时钟周期数,总线周期中插入延长周期,经总线传送一次数据所用的时间,(,送地址、读,/,写,),总线周期长度可变，时钟周期长度不变。,总线周期,(,4T,),例,.,一个总线周期包含,4,个时钟周期,时钟,T1,T3,T2,T4,送地址,读,/,写数据,结束,同步方式,时钟,T1,T3,T2,T4,T4,T4,Tw,送地址,读,/,写数据,结束,总线周期,(,5T,),扩展同步方式,同步方式引入异步应答,以固定时钟周期作为时序基础，引入应答思,想。,例,.8088,最大模式，用一根,总线请求,/,应答,线实现总线权的转移。,设备请求总线权,RQ/GT,CPU,使用总线,CPU,使用总线,CPU,使用总线,设备使用总线,设备,设备,CPU,CPU,响应，,总线权交设备,CPU,设备释放总线权,CPU,设备,若干时钟,若干时钟,1.,组合逻辑控制方式,3,.1.4,组合逻辑控制方式的优缺点及应用,产生微命令的速度较快。,综合化简产生微命令的条件，形成逻辑式，,用组合逻辑电路实现；,执行指令时，由组合逻辑电路,(,微命令发生,器,),在相应时间发出所需微命令，控制有关,操作。,2.,优缺点,设计不规整，设计效率较低；,控制器核心结构零乱，不便于检查和调试。,产生微命令的速度较快。,2.,优缺点,设计不规整，设计效率较低；,控制器核心结构零乱，不便于检查和调试。,不易修改、扩展指令系统功能。,3.,应用场合,用于高速计算机，或小规模计算机。,第二节 微程序控制器原,理,基,本思想,组,成原理,格,式和编码方法,微地址形成方式,微程,序时序安排,优,缺,点及应用,3,.2.1,微程序控制的基本思想,1.,若干微命令编制成一条微指令，控制实,现一,步操作；,2.,若干微指令组成一段微程序，解释执行,一条,机器指令；,3.,微程序事先存放在控制存储器中，执行,机器,指令时再取出。,1.,若干微命令编制成,一条微指令,，控制实,现,一步操作,；,2.,若干微指令组成,一段微程序,，解释执行,一条,机器指令,；,CPU,的构成,引入了程序技术，使设计规整；,引入了存储逻辑，使功能易于,扩展。,3,.2.2,组成原理,1.,主要部件,（,1,）控制存储器,CM,功能：,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,存放微程序,。,CM,属于,CPU,，不属于主存储器。,（,2,）微指令寄存器,IR,功能：,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,存放现行微指令,。,微命令字段：,提供一步操作所需的微命令。,微地址字段：,指明后续微地址的形成方式。,提供微地址的给定部分。,(,微操作控制字段,),(,顺序控制字段,),（,3,）微地址形成电路,功能：,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,提供两类微地址,。,微程序入口地址：,由机器指令,操作码,形成。,后续微地址：,由,微地址字段,、,现行微地,址,、,运行状态,等形成。,2.,工作过程,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,取指微指令,（,1,）取机器指令,CM,取指,微指令,IR,控制存储器,取指微指令,微命令字段 微地址字段,译码器,微命令序列,IR,微命令字段,译码器,控制存储器,微命令,主存,机器指令,微命令字段 微地址字段,IR,译码器,微命令序列,（,2,）转微程序入口,IR,操作码,微地址形成电路,入口,AR,微命令字段,CM,首条微指令,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,取指微指令,控制存储器,取指微指令,微命令字段 微地址字段,译码器,微命令序列,IR,控制存储器,微命令字段 微地址字段,译码器,微命令序列,微地址,形成电路,IR,微地址寄存器,微地址,形成电路,控制存储器,微地址寄存器,微命令字段 微地址字段,（,3,）执行首条微指令,控制存储器,译码器,IR,IR,译码器,微命令字段 微地址字段,微命令序列,微命令,操作部件,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,（,4,）取后续微指令,微地址字段,现行微地址,运行状态,微地址形成电路,微命令字段 微地址字段,PSW,微地址寄存器,微地址,形成电路,微命令字段 微地址字段,PSW,微地址寄存器,微地址寄存器,后续微地址,AR,微地址,形成电路,控制存储器,CM,后续微指令,IR,微地址寄存器,微命令字段 微地址字段,（,5,）执行后续微指令,同（,3,）,微地址,形成电路,IR,PSW,PC,微地址寄存器,AR,控制存储器,CM,译码器,微命令序列,微命令字段 微地址字段,IR,微命令字段 微地址字段,PSW,微地址寄存器,微地址,形成电路,微命令字段 微地址字段,PSW,微地址寄存器,微地址寄存器,微地址,形成电路,微地址寄存器,微命令字段 微地址字段,（,6,）返回,微程序执行完，返回,CM,(,存放,取指微指令,的固定单元,),。,3,.2.3,微指令格式和编码方法,1.,格式分类,（,1,）垂直型微指令,优点：,一条微指令定义并执行几种并行的基本操作。,微指令短、简单、规整，便于编写微,程序。,缺点：,微程序长，执行速度慢；工作效率低。,（,2,）水平型微指令,一条微指令定义并执行一种基本操作。,优点：,缺点：,微指令长，编写微程序较麻烦。,微程序短，执行速度快。,（,3,）混合型微指令,微指令不长，便于编写；微程序不长，执行,速度加快。,在垂直型的基础上增加一些不太复杂的并行,操作。,例,.,长城,203,微指令,AI BI ZO AOP MOP KK ST,3 3 3 3 4 4 4,运算器输入控制,运算器输出控制,操作类型控制,访,M,、,I/O,控制,常数,辅助操作,2.,编码方法,（,1,）直接控制法,例,.,某微指令,微命令按位给出。,不需译码，产生微命令的速度快；,信息的表示效率低。,C,0,R W,1 1 1,C,0=,0,进位初值为,0,1,进位初值为,1,R,=,0,不读,1,读,0,不写,1,写,W,=,微指令中通常只有个别位采用直接控制法。,001 R A,（,2,）分段直接编译法,例,.,对加法器输入端进行控制。,微命令由字段编码直接给出。,000,不发命令,微指令中设置,AI,字段，控制,加法器的输入选择。,加法器,A,B,R,、,C,D,、,E,R,、,C,D,、,F,AI,3,010 C A,100 F B,010 C A,011 D B,011 D B,？,微命令分组原则：,同类操作中,互斥,的,微命令放同一字段。,不能同时出现,C,D,操作唯一；,加法器,A,输入端的控制命令放,AI,字段，,B,输入端的控制命令,放,BI,字段。,加法器,A,B,R,、,C,D,、,E,R,、,C,D,、,F,000,不发命令,010 C A,100 E A,001 R A,011 D A,C,D,AI BI,3 3,010 C A,000,不发命令,010 C B,100 F B,001 R B,011 D B,011 D B,AI,：,BI,：,一条微指令能同时,提供若干微命令，便于组织各种操作。,编码较简单；,（,3,）分段间接编译法,例,.,微命令由本字段编码和其他字段解释共同给,出。,C,=,C A,1),设置解释位或解释字段,解释位,1,A,为某类命令,0,A,为常数,2),分类编译,按功能类型将微指令分类，分别安排各类微,指令格式和字段编码，并设置区分标志。,例,.DJS-220,微指令分两类。,（,4,）其他编码方法,微指令,CPU,方式,(,触发器,C=0),I/O,方式,(,触发器,C=1),1),微指令译码与机器指令译码复合控制,全加器运算方式控制,C=0,QC,15 16 17,C=1,QC JCC,15 16 17,通道专用,例,.,机器指令,寄存器号,寄存器传,A,微指令,译码器,译码器,001,R A,R1,A,门,例,.,2),微地址参与解释,004,微地址,指令操作码,1.,微程序入口地址的形成,微指令,取指标志,变址标志,011,3,.2.4,微地址形成方式,微程序入口,功能转移,（,1,）一级功能转移,各操作码的位置、位数固定，一次转换成功。,入口地址,=,页号，操作码,例,.,机器指令,1,0F(8,位,),入口地址,=,00,0FH,CM,机器指令,2,10(8,位,),入口地址,=,00,10H,000F,0010,无条件转 微地址,1,微地址,1,微程序,1,无条件转 微地址,2,微地址,2,微程序,2,功能转移,功能转移,0,页,（,2,）二级功能转移,各类指令操作码的位置、位数不固定，,分类转：,需两,次转换。,指令类型标志,区分指令类型,功能转：,指令操作码,区分操作类型,例,.,某指令系统：,双操作数指令的操作码占,4,位，其中,高两位为,00,，即,双,操作数指令类型标志；,单操作数指令的操作码占,6,位，其中,高两位为,01,，即,单,操作数指令类型标志。,加法指令,00,01(4,位,),CM,减法指令,00,10(4,位,),无条件转,100000,100000,0001,无条件转,1000,功能转移,功能转移,求补指令,01,1100(6,位,),(1K),分类转移,给定入口高,6,位,100000,0010,无条件转 加法地址,无条件转 减法地址,分类转移,给定入口高,4,位,1000,011100,无条件转 求补地址,加法地址,加法微程序,（,3,）用可编程逻辑阵列,PLA,实现功能转移,入口地址,1,PLA,IR,入口地址,2,2.,后续微地址的形成,（,1,）增量方式,以顺序执行为主，辅以各种常规转移方式。,顺序：,现行微地址,+1,。,跳步：,现行微地址,+2,。,无条件转移：,现行微指令,给出转移微地址。,CM,A,A+1,A+2,B,B,条件转移：,现行微指令给,出转移微地址和转移条件。,B,转移条件,C,C,(,条件满足,),(,条件不满足,),转微子程序：,现行微指令,给出微子程序入口。,转移条件,C,D,D,微子程序,返回微主程序：,现行微指,令给出寄存器号。,A+1,R,R,微指令,给定后续微地址,高位部分,（,2,）断定方式,由直接给定和测试断定相结合形成微地址。,给定部分 断定条件,指明后续微地址低,位部分的形成方式,例,1.,微指令,D,（给定）,A,（条件）,2,位,位数可变,微地址,10,位，,约定：,A=,01,10,微地址低,4,位为操作码，,D,给定高 位；,微地址低,3,位为机器指令目的寻址方式,微地址低,3,位为机器指令源寻址方式,6,7,11,编码，,D,给定高 位；,编码，,D,给定高 位。,7,16,路分支,8,路分支,8,路分支,例,2.,微指令,设微地址,10,位，,4,个状态触发器,T1,T4,，,微程序可按它们的状态转移。,给定,D A B,后续微地址,00001010,D(8,位,)A(2,位,)B(2,位,),条件,A,低位地址,00,0,01,1,10,T1,11,T2,B,最低位地址,00,0,01,1,10,T3,11,T4,00,01,00001010,01,01,10,T3,0,1,00001010,10,00001010,11,10,11,T1,T4,00,01,10,11,00001010,00,00001010,01,00001010,10,00001010,11,同步控制，用统一微指令周期控制各条微指,令执行。,P,3,.2.5,微程序时序安排,微指令周期,微指令,打入,IR,二级时序：,控制数,据通路,操作,结果打,入目的,地，,读取后续,微指令,后续微,地址打,入,AR,时钟周期,3,.2.6,微程序控制方式优缺点及应用,1.,优点,（,1,）设计规整，设计效率高；,（,2,）易于修改、扩展指令系统功能；,（,3,）结构规整、简洁，可靠性高；,（,4,）性价比高。,2.,缺点,（,1,）速度慢,访存频繁,转移较多,（,2,）执行效率不高,3.,应用范围,用于速度要求不高、功能较复杂的机器中。,特别适用于系列机,未充分发挥数据,通路本身具有的,并行能力,第三节 主机和外部设备的信息交,换,连接方式,信,息传输控制方式,3.3.1,主机和外设的连接方式,1.,辐射式,主机,I/O,I/O,I/O,早期：不易扩展,主机,接口,接口,I/O,I/O,I/O,现在：便于扩展,2.,总线式,主机,接口,接口,I/O,I/O,I/O,便于扩展,总线,3.,通道式,主机,通道,通道,I/O,I/O,I/O,并行能力,提高,3.3.2,信息传送控制方式,1.,直接程序传送方式,用,I/O,指令编程实现信息传送。,（程序查询）,（,1,）外设状态,空闲,工作,结束,启动,完成一次,工作,调用完,再请求,00,01,10,空闲,：调用前，设备不工作；,结束,：调用后，设备完成工作。,在接口中设,置,状态字,表,示这些状态。,（,2,）查询流程,启动外设,外设工作完成？,N,Y,入,/,出操作,（,3,）优缺点,硬件开销小；,实时处理能力差,并行程,度低，无实时处理能力。,（,4,）应用场合,对,CPU,效率要求不高的场合，,或诊断、,调试过程。,2.,中断方式,查询：,（,1,）中断的引入,程序,并行操作,主机,外设,空闲,启动,等待,工作,程序,交换数据,中断：,主机,程序,外设,空闲,启动,工作,程序,请求,中断程序,交换数据,程序,（,2,）中断定义,开中断,一条指令结束,时有中断请求？,N,Y,继续原程序,（,3,）中断流程,CPU,内设置允许中断标志,CPU,暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。,=1,允许响应中断,（开中断）,=0,不允许响应中断,（关中断）,启动外设,执行中断服务程序,继续原程序,响应,返回,CLI,；,请求,关中断，初始化,启动；,启动设备,响应,返回,例,.PC,系列机,允许中断位,IF=,0,关中断,1,开中断,STI,；,开中断,（,4,）程序组织,（,5,）硬件设置,响应逻辑,CPU,禁止,/,允许设备请求,设备工作完成,（,6,）应用场合,用于中、低速,I/O,操作或处理复杂随机事态。,判优逻辑,请求逻辑,屏蔽逻辑,非屏蔽,CPU,送屏蔽字,(,动态改变设备优先级,),设备提出请求,判别设备优先级,CPU,响应请求，并转相应服务程序入口,CPU,接口,注意区分,CPU,对请求的,屏蔽,和对请求的,响应,。,送屏蔽字,开,/,关中断,3.,直接存储器存取,(DMA),方式,（,1,）定义,DMA,控制器接,直接依靠硬件实现主存与,I/O,间的数据传送，,传送期间不需,CPU,程序干预。,1)I/O,与,主存,，而不是,I/O,与,CPU,或,I/O,与,主机,。,2),早期由,CPU,控制传送；,现在由,DMA,控制器,控制传送，,管总线权，,传送完毕再交还总线权。,3),传送期间只要,CPU,不访存，可并行操作。,4),传送前和传送后需要程序干预。,（,2,）硬件设置,操作类型,地址计数,控制传送方向,DMA,控制器,接口,提供主存地址,交换量计数,控制传送次数,DMA/,中,断 请求,数据缓冲,传递请求,暂存交换数据,外设寻址,提供外设地址,初始化信息,（,3,）,DMA,流程,启动外设,一个总线周期结,束时有,DMA,请求？,N,Y,继续程序,传送操作类型、主存首址、,交换量、外设寻址信息,一次,DMA,传送,地址,+,1,交,换量,-1,一条指令结束,时有中断请求？,中断处理,Y,交换量,=0,？,N,Y,申请中断,N,响应,主程序,实现初始化。,三个阶段：,程序准备：,DMA,传送：,善后处理：,（,4,）应用场合,用于高速、简单、批量数据,传送。,硬件,实现,M,I/O,。,中断处理程序,判断传送的正误。,DMA,与中断的相同点：,能响应随机请求；可并行操作。,DMA,与中断的不同点：,中断：用程序实现中、低速,I/O,传送；能处理复杂,一条指令结束时响应请求。,事态；,DMA,：,用硬件实现高速、简单,I/O,传送；一个总线,周期结束时响应请求。,程序切换,总线权切换,第四节 模型机设,计,指,令系统,CPU,总体结构,组合逻辑控制器设计,微程序控制器设计,设计步骤：,拟定指令系统,确定总体结构,安排时序,拟定指令流程和微命令序列。,形成控制逻辑,3.4.1,指令系统,1.,指令格式,格式、寻址方式、指令类型设置,寄存器、,ALU,、数据通路设置,画流程图,(,寄存器传送级,),列操作时间表,组：列逻辑式，形成逻辑电路,微：按微指令格式编写微程序,指令字长,16,位，采用寄存器型寻址，指令中给出寄存器号。,（主存容量为,64K16,位）,双操作数指令格式：,4 6 3 3,操作码 寄存器号 寻址方式 寄存器号 寻址方式,目的,地址,源,地址,单操作数指令格式：,操作码 （可扩展）寄存器号 寻址方式,4 3 3 3 3,目的地址,转移指令格式：,15 12 11 9 8 6 5 4 3 2 1 0,转移地址,转移条件,操作码 寄存器号 寻址方式,方式,NZVC,CPU,可编程访问的寄存器：,寻址方式 编码 助记符 定义,2.,寻址方式,寄存器寻址,通用寄存器,R,、指令计数器,PC,、堆栈指针,SP,、程序状态字,PSW,000,R,R,内容为操作数,寄存器间址,001,（,R,）,R,内容为操作数地址,自减型寄存器间址,010,-(R),-(SP),R,内容,-1,为操作数地址,SP,内容,-1,为栈顶地址,寻址方式 编码 助记符 定义,101,(PC)+,(R)+d,为有效地址,R,内容为操作数地址，,立即,/,自增型寄存器间址,011,(R)+,访问后,R,内容,+1,(SP)+,SP,内容,为栈顶地址，,出栈后,SP,内容,+1,PC,内容,为立即数地址，,取数后,PC,内容,+1,变址,X(R),X(PC),(PC)+d,为有效地址,跳步,110,SKP,跳过下条指令执行,操作码 助记符 含义,3.,指令类型,用于数传、堆栈、,I/O,操作,0000,MOV,传送,0001,ADD,加,0101,EOR,异或,双操作数指令,0110,COM,求反,1011,SR,右移,单操作数指令,1100,JMP,转移,1100,RST,返回,1101,JSR,转子,0 0 0 0 0,5 4 3 2 1 0,转移地址,无条件转,JMP,寄 寻,方式,NZVC,0 0 0 0,1,无进位,转,(C=,0,),0 0 0,1,0,无溢出,转,(V=,0,),0 0,1,0 0,数非零转,(Z=,0,),0,1,0 0 0,数为正转,(N=,0,),1 0 0 0,1,有进位,转,(C=,1,),1,0 0,1,0,有溢出,转,(V=,1,),1 0,1,0 0,数为零转,(Z=,1,),1,1,0 0 0,数为负转,(N=,1,),条件满足，转转移地址；条件不满足，顺序执行。,隐含约定：转子时返回地址压栈保存。,15 12 11 9 8 6 5 0,子程序入口,RST,SP,（,SP,）,+,JSR,寄 寻,方式,NZVC,5 4 3 2 1 0,3.4.2 CPU,总体结构,1.,寄存器设置,（,1,）可编程寄存器（,16,位）,通用寄存器,：,R,0,(000),、,R,1,(001),R,2,(010),、,R,3,(011),允许中断（开中断）,（可扩展）,I N Z V C,4 3 2 1 0,暂存器,C,（,2,）非编程寄存器（,16,位）,堆栈指针,：,SP,(100),指令计数器,：,PC,(111),程序状态字,：,PSW,(101),:,暂存来自主存的,源地址,或,源数据,。,暂存器,D,:,暂存来自主存的,目的地址,或,目的数,。,指令寄存器,IR,地址寄存器,MAR,数据寄存器,MDR,:,存放现行指令。,实现,CPU,与主存的接口,SN74181 4,片,SN74182 1,片,2.,算逻部件设置,ALU,选择数据来源,选择器,A,选择器,B,移位器,:,实现,直送,、,左移,、,右移,、,字节交换,3.,数据通路结构,为了使数据传送控制简单、集中，采用,以,ALU,为中心的总线结构,。,（,1,）组成,包括四个部分：,ALU,部件、寄存器组、内总线、,CPU,与系统总,线的连接,（,16,位）,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,（,2,）特点,ALU,为内部数据传送通路的中心；,寄存器,采用,内总线,采用单向数据总线,(16,位,),；,分立结构；,与系统总线,的连接通过,MAR,、,MDR,实现。,MDR,输入,输出至,DB,输出至,ALU,的,B,门,输出,从内总线输入,从,DB,输入,(,打入,),(,置入,),R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,4.,各类信息传送途径,M,（,1,）指令信息,置入,DB,IR,（,2,）地址信息,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,1,）指令地址,2,）指令地址加,1,PC,打入,A,ALU,移,内,MAR,PC,A,ALU,移,内,PC,C,0,打入,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,3,）转移地址,寄存器寻址：,R,0,打入,B,ALU,移,内,PC,寄存器间址：,R,0,打入,B,ALU,移,内,MAR,AB,M,DB,置入,MDR,B,移、,内,PC,ALU,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,4,）操作数地址,寄存器间址：,R,0,打入,B,ALU,移,内,MAR,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,变址：,R,0,PC,A,ALU,移,内,MAR,AB,M,DB,移,内,C,M,MDR,B,ALU,ALU,C,A,B,移,内,MAR,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,（,3,）数据信息,1,）,R,R,：,R,0,打入,B,ALU,移,内,R,1,DB,M,DB,MDR,B,移、,内,R,2,ALU,2,）,R,M,：,R,0,打入,B,ALU,内,MDR,3,）,M,R,：,M,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,4,）,M,M,：,M,(,源,),R,0,MDR,DB,内,I/O,ALU,5,）,R,I/O,：,打入,DB,MDR,内,C,ALU,(,计算目的地址,),DB,M,C,ALU,内,MDR,(,目的,),R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,DB,DB,DMA,方式：,I/O,6,）,I/O,R,打入,I/O,MDR,内,R,0,ALU,7,）,I/O,M,M,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,5.,微命令设置,(1),数据通路,操作：,ALU,功能选择：,ALU,输入选择：,输出移位选择：,结果分配：,R,0,A,、,R,0,B,、,S,3,S,2,S,1,S,0,、,M,、,C,0,不移、左移、,CPR,0,、,CPC,、,CPMAR,、,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,(2),访,M,、,I/O,操作：,读,R,地址使能,EMAR,写,W,置入,MDR,SMDR,，,1,MAR,向,AB,送地址,0,00,MDR,与,DB,断开,MAR,与,AB,断开,R=1,读,W=1,写,置入,IR,SIR,R,0,R,3,R,0,R,3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R,2,R,0,R,1,M,I/O,CB,内总线,C,R,3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,3.4.3,组合逻辑控制器设计,1.,时序系统,（,1,）工作周期,取指周期,FT,用于指令正常执行,设置,6,个触发器分别,作为各,周期状态标志,源周期,ST,目的周期,DT,执行周期,ET,中断周期,IT,DMA,周期,DMAT,用于,I/O,传送控制,1,工作周期开始,0,工作周期结束,在整个指令周期中，任何时候必须、且只能有一,个工作周期状态标志为,“,1,”,。,1,）取指周期,FT,从,M,取出指令并译码；,公操作,修改,PC,。,3,）目的周期,DT,4,）执行周期,ET,取指结束时，按操作码和寻址方式,(R/,非,R,寻址,),转相应工作周期。,按寻址方式,(,非,R,寻址,),形成源地址，从,M,取出源操,作数，暂存于,C,。,2,）源周期,ST,按寻址方式,(,非,R,寻址,),形成目的地址，从,M,取出目,的操作数，暂存于,D,。,按操作码完成相应操作,(,传送、运算、取转移地址,送入,PC,、返回地址压栈保存,),；,后续指令地址送入,MAR,。,5,）中断周期,IT,关中断、保存断点和,PSW,、转服务程序入口。,由硬件完成,1,）时钟周期时间：,IT,指,CPU,响应中断请求后，到执行中断服务程序前。,6,）,DMA,周期,DMAT,一次从,M,读出，并经数据通路传送的操作；,或,一次数据通路传送操作；,或,一次向,M,写入的操作,DMAT,指,CPU,响应,DMA,请求后，到传送完一次数据。,DMA,控制器接管总线权，控制直传。,（,2,）时钟周期,(,节拍,),T,1,微秒,完成一步操作：,模型机以,访存时间,作为,一步操作时间,。,一个总线,周期,等于,一个时钟周期,，可根据需要扩展。,由硬件完成,2,）时钟周期数：,每个工作周期第一拍,T=0,，,每开始一个新节拍,T,计数,，,工作周期结束时,T,清,0,。,一个工作周期中的时钟数,可变,。,用,计数器,T,控制节拍数,每个时钟结束时设置一个脉冲。,（,3,）工作脉冲,P,1S,T,P,打入寄存器,进行时序转换,（周期状态设置,/,清除,时钟,T,计数,/,清除）,将计数值译码，可产生节拍电位