电子技术-第21章-触发器与时序逻辑电路.ppt

下一页,返回,上一页,退出,章目录,第,21,章 触发器和时序逻辑电路,(,重点内容,),21.1,双稳态触发器,21.2,寄存器,21.3,计数器,21.4,555,定时器及其应用,21.5,应用举例,本章要求,1.,掌握,RS,、,JK,、,D,触发器的逻辑功能及不同结构触发器的动作特点,;,2.,掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路,;,3.,学会使用本章所介绍的各种集成电路,;,4.,了解集成定时器及由它组成的单稳态,触发,器和多谐振荡器的工作原理,。,第,21,章 触发器和时序逻辑电路,电路的输出状态不仅取决于,当时,的输入信号，而且与电路,原来的状态,有关，当输入信号消失后，电路状态仍维持不变,。这种,具有存贮记忆功能,的电路称为时序逻辑电路。,时序逻辑电路的特点：,下面介绍,双稳态触发器,，,它是构成时序电路的基本逻辑单元。,21.1,双稳态触发器,特点：,1.,有,两个稳定状态,0,态,和,1,态,；,2.,能根据输入信号将触发器置成,0,或,1,态,；,3.,输入信号消失后，被置成的,0,或,1,态能保存,下来，即具有记忆功能。,双稳态触发器：,是一种具有记忆功能,的逻辑单元电路，它能储存一位二进制码。,21.1.1,RS,触发器,两互补输出端,1.,基本,RS,触发器,两输入端,正常情况下，,两输出端的状态,保持相反。通常,以,Q,端的逻辑电,平表示触发器的,状态，即,Q,=1,，,Q,=0,时，称为,1,态,反之为,0,态。,反馈线,触发器输出与输入的逻辑关系,1,0,0,1,设触发器原态为“,1”,态。,翻转为“,0”,态,(1),S,D,=,1,，,R,D,=,0,1,0,1,0,1,设原态为“,0”,态,1,0,0,1,1,1,0,触发器保持,0,态不变,复位,0,结论,:,不论,触发器原来,为何种状态，,当,S,D,=1,，,R,D,=0,时,，,将使,触发器,置,0,或称为,复位,。,0,1,设原态为“,0”,态,0,1,1,1,0,0,翻转为“,1”,态,(2),S,D,=,0,，,R,D,=,1,设原态为“,1”,态,0,1,1,0,0,0,1,触发器保持,1,态不变,置位,1,结论,:,不论,触发器原来,为何种状态，,当,S,D,=0,，,R,D,=1,时,，,将使,触发器,置,1,或称为,置位,。,1,1,设原态为“,0”,态,0,1,0,0,1,1,保持为“,0”,态,(3),S,D,=,1,，,R,D,=,1,设原态为“,1”,态,1,1,1,0,0,0,1,触发器保持“,1”,态不变,1,当,S,D,=1,，,R,D,=1,时,，,触发器保持,原来的状态，,即,触发器具,有保持、记,忆功能,。,1,1,0,0,1,1,1,1,1,1,1,0,若,G,1,先翻转，则触发器为“,0”,态,1,态,(4),S,D,=,0,，,R,D,=,0,1,0,若先翻转,当信号,S,D,=,R,D,=0,同时变为,1,时,由于与非门的翻转时间不可能完全相同,，,触发器状态可能是,1,态，也可能是,0,态，不能根据输入信号确定。,基本,RS,触发器状态表,逻辑符号,R,D,(Reset Direct)-,直接置“0”端,(,复位端,),S,D,(Set Direct)-,直接置“1”端,(,置位端,),S,D,R,D,Q,1 0 0 置0,0 1 1 置1,1 1,不变 保持,0 0,同时变,1,后不确定,功能,低电平有效,2.,可控,RS,触发器,基本,RS,触发器,导引电路,时钟脉冲,当,CP,=0时,0,1,1,R,，,S,输入状态,不起作用。,触发器状态不变,1,1,S,D,，,R,D,用于预置触发器的初始状态，,工作过程中应处于高电平，对电路工作状态无影响。,被封锁,被封锁,当,CP,=1,时,1,打开,触发器状态由,R,，,S,输入状态决定。,1,1,打开,触发器的翻转时刻受,C,控制,(,CP,高电平时翻转,),而触发器的状态由,R,S,的状态,决定。,当,CP,=1,时,1,打开,(1),S,=0,R,=0,0,0,1,1,触发器保持原态,触发器状态由,R,，,S,输入状态决定。,1,1,打开,1,1,0,1,0,1,0,(2),S,=0,R,=1,触发器置“,0”,(3),S,=1,R,=0,触发器置“,1”,1,1,1,1,1,0,0,1,1,1,1,0,若先翻,Q,=1,Q,=0,1,1,(4),S,=1,R,=1,当时钟由,1,变,0,后,触发器状态不定,1,1,若先翻,可控,RS,状态表,0 0,S,R,0 1,0,1 0,1,1 1,不定,Q,n+1,Q,n,Q,n,时钟到来前触发器的状态,Q,n,+1,时钟到来后触发器的状态,动作特点：,CP,高电平时触发器状态由,R,、,S,确定,例：,画出可控,RS,触发器的输出波形,不定,不定,可控,RS,状态表,CP,高电平时触发器状态由,R,、,S,确定,Q,Q,0,1,0 0,S,R,0 1,0,1 0,1,1 1,不定,Q,n,+1,Q,n,存在问题：,时钟脉冲不能过宽，否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。,CP,克服办法：采用,JK,触发器或,D,触发器,0 0,S,R,0 1,0,1 0,1,1 1,不定,Q,n,+1,Q,n,21.1.2,JK,触发器,1.,电路结构,从触发器,主触发器,反馈线,CP,CP,1,互补时钟控制主、从触发器不能同时翻转,2.,工作原理,主触发器,打开,主触发器,状态由,J,、,K,决定，接收信号并暂存。,从触发器封锁,从触发器,状态保持不变。,0,1,CP,0,1,1,0,状态保持不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器,打开,主触发器封锁,0,C,0,1,0,1,0,CP,高电平时触发器接收信号并暂存。,要求,CP,高电平期间,J,、,K,状态保持不变。,CP,下降沿时,(),触发器翻转,。,CP,低电平时,J,、,K,不起作用。,动作特点：,1,0,0,1,0,0,1,CP,0,1,0,分析,JK,触发器的逻辑功能,(1),J,=1,K,=1,设触发器原态为“,0”,态,翻转为“,1”,态,1,1,0,1,1,0,1,0,1,0,0,1,主从状态一致,0,1,状态不变,状态不变,CP,0,1,0,1,0,设触发器原态为“,1”,态,为“？”状态,J,=1,K,=1,时，每来,一个时钟脉冲，状,态翻转一次，,即具,有计数功能。,(1),J,=1,K,=1,1,0,1,0,0,1,1,0,0,1,CP,0,1,0,(2),J,=0，,K,=1,设触发器原态为“,1”,态,翻转为“,0”,态,0,1,1,0,0,1,0,1,0,1,1,0,0,1,设触发器原态为“,0”,态,为“？”态,0,1,CP,0,1,0,(3),J,=1，,K,=0,设触发器原态为“,0”,态,翻转为“,1”,态,1,0,0,1,1,0,1,0,1,0,0,1,0,1,设触发器原态为“,1”,态,为“？”态,CP,0,1,0,(4),J,=0，,K,=0,设触发器原态为“,0”,态,保持原态,0,0,0,1,0,0,0,1,保持原态,保持原态,CP,0,1,0,0,1,结论：,CP,高电平时主触发器状态由,J,、,K,决定，从触发器状态不变。,CP,下降沿,(),触发器翻转,(,主、从触发器状态一致）。,3.,JK,触发器的逻辑功能,Q,n,1,0,0,1,1,1,0,0,Q,n,0,1,J,K,Q,n,Q,n,+1,0 0,0 1,1 0,1 1,JK,触发器状态表,0 1,0 1,0 1,0 1,0 0,0 1,0,1 0,1,Q,n,+1,Q,n,S,R,CP,高电平时触发器接收信号并暂存。,CP,低电平时,J,、,K,不起作用。,CP,下降沿时,(),触发器翻转,。,J,K,Q,n,+1,0 0,Q,n,0 1 0,1 0 1,1 1,Q,n,JK,触发器状态表,(,保持功能,),(,置“,0”,功能,),(,置“,1”,功能,),(,计数功能,),S,D,、,R,D,为直接置,1,、置,0,端，不受时钟控制，低电平有效，,触发器工作时,S,D,、,R,D,应接高电平。,(,翻转功能,),C,下降沿触发翻转,例：,JK,触发器工作波形,CP,J,K,Q,下降沿触发翻转,0,0,1,1,0,1,1,0,1,1,保持,翻转,置0,置1,翻转,根据,C,下降沿前,J,、,K,的状态，,确定下降沿后,Q,的状态,74LS112,双,JK,触发器,74LS112,引脚图,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS112,每个芯片内有两个独立的,JK,触发器,每个,JK,有各自的置,0,端,(,清零端,),和置,1,端,(,预置端,),低电平有效。,CP,下降沿,(),触发器翻转,JK,触发器逻辑符号,CP,Q,J,K,S,D,R,D,Q,基本,RS,触发器,导引电路,21.1.3,D,触发器,1.,电路结构,反馈线,21.1.3,D,触发器,2.,逻辑功能,0,1,（1）,D,=0,1,触发器状态不变,0,当,CP,=0,时,1,1,0,当,CP,=1,时,0,1,0,1,触发器置,“,0,”,封锁,在,CP,=1,期间,，,触发器保持,“,0,”,不变,21.1.3,维持阻塞,D,触发器,2.,逻辑功能,0,1,(1),D,=1,0,触发器状态不变,1,当,CP,=0,时,1,1,1,当,CP,=1,时,0,1,1,0,触发器置,“,1,”,封锁,在,CP,=1,期间,，,触发器保持,“,1,”,不变,封锁,D,触发器状态表,D,Q,n,+1,0,1,0,1,CP,上升沿前接收信号，,上降沿时触发器翻转，,(,其,Q,的状态与,D,状态一致；但,Q,的状态总比,D,的状态变化晚一步，即,Q,n,+1,=,D,n,；,上升沿后输入,D,不再起作用，触发器状态保持。,即,(,不会空翻,),结论：,上升沿触,发翻转,74LS74,双,D,触发器,74LS74,引脚图,每个芯片内有两个独立的,D,触发器,CP,上升沿,(),触发器翻转,每个,D,有各自的置“,0”,端和置“,1”,端,低电平有效。,D,触发器逻辑符号,D,CP,Q,Q,R,D,S,D,例：,D,触发器工作波形图,CP,D,Q,上升沿触发翻转,21.1.4,触发器逻辑功能的转换,1.,将,JK,触发器转换为,D,触发器,当,J=D,，,K,=,D,时，两触发器状态相同,D,触发器状态表,D,Q,n,+1,0,1,0,1,J,K,Q,n,+1,0 0,Q,n,0 1 0,1 0 1,1 1,Q,n,JK,触发器状态表,仍为下降沿,触发翻转,2.,将,JK,触发器转换为,T,触发器,T,触发器状态表,T,Q,n,+1,0,1,Q,n,Q,n,(,保持功能,),(,计数功能,),J,K,Q,n,+1,0 0,Q,n,0 1 0,1 0 1,1 1,Q,n,JK,触发器状态表,当,J=K,时，两触发器状态相同,3.,将,D,触发器转换为,T,触发器,触发器仅具有计数功能,即要求来一个,CP,，,触发器就翻转一次。,CP,Q,D=Q,D,触发器状态表,D,Q,n,+1,0,1,0,1,21.2,寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放,n,位二进制时,要,n,个触发器。,按功能分,数码寄存器,移位寄存器,21.2.1,数码寄存器,仅有寄存数码的功能,。,清零,寄存指令,通常由,D,触发器或,RS,触发器组成,并行输入方式,0,0,0,0,1,1,0,1,寄存数码,1,1,0,1,触发器状态不变,1,0,清零,1,1,0,0,寄存指令,取数指令,1,1,0,0,并行输出方式,&,&,&,&,0,0,0,0,0,0,1,1,1,0,1,0,1,1,1,1,Q,Q,Q,Q,状态保持不变,21.2.2,移位寄存器,不仅能,寄存,数码，还有,移位,的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,按移位方式分类,单向移位寄存器,双向移位寄存器,o,寄存数码,1.,单向移位寄存器,清零,1,移位脉冲,2,3,4,1011,0,0,0,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1,0,1,1011,1,0,1,1,数据依次向左移动，称左移寄存器，输入方式为串行输入。,从高位向低位,依次输入,数码输入,1,1,1,0,0,1,0,1,1,0,0,1,1,0,0,0,输出,再输入四个移位脉冲，,1011,由高位至低位,依次从,Q,3,端输出。,串行输出方式,5,移位脉冲,7,8,6,数码输入,0,左移寄存器波形图,1,1,1,1,0,1,1,Q,0,Q,3,Q,2,Q,1,1,1,1,0,待存数据,1011,存入寄存器,0,1,1,1,从,Q,3,取出,四位,左移移位寄存器状态表,0,0,0,1,1,2,3,移位脉冲,Q,2,Q,1,Q,0,移位过程,Q,3,寄 存 数 码,D,0,0,1,1,1,0,0,0,0,清 零,1,1,0,左移一位,0,0,1,0,1,1,左移二位,0,1,0,1,1,左移三位,1,0,1,1,4,左移四位,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从,Q,3,端串行输出,1011,数码,右移移位寄存器,1,清零,0,寄存指令,并行输入,串行输出,串行输入,移位脉冲,D,CP,2,.,并行、串行输入/串行输出寄存器,寄存器分类,并行输入,/,并行输出,串行输入,/,并行输出,并行输入,/,串行输出,串行输入,/,串行输出,3.,双向移位寄存器,：,既能左移也能右移。,左移输入,待输数据由,低位至高位依次输入,待输数据由高位至低位依次输入,1,0,1,右移输入,移位控制端,0,0,0,0,0,0,0,1,0,&,&,&,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,(,异步,),保 持,右移,(,从,Q,0,向右移动,),左移,(,从,Q,3,向左移动,),并行输入,R,D,CP,S,1,S,0,功 能,74LS194,功能表,并行输入,控制端,输出端,右移串行输入,右移串行输入,21.3,计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,分类,加法计数器,减法计数器,可逆计数器,(,按计数功能,),异步计数器,同步计数器,(,按计数脉冲引入方式,),二,进制计数器,十,进制计数器,N,进制计数器,(,按计数制,),21.3.1,二进制计数器,按二进制的规律累计脉冲个数,它也是构成其它进制计数器的基础。要构成,n,位二进制计数器，需用,n,个具有计数功能的触发器。,1.,异步二进制计数器,异步计数器：计数脉冲,C,不是同时加到各位触发器。,最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，,因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数,Q,2,Q,1,Q,0,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,8 0 0 0,计数,脉冲数,三位二进制加法计数器状态表,从状态表可看出：,最低位触发器来,一个脉冲就翻转,一次，,高位,触发,器是在相邻的低,位触发器由“,1”,变“,0”,(,低位有,进位）,时,翻转。,三位二进制减法计数器状态表,二进制计数器：,按二进制规律计数,1,0,1,0,当,J,、,K,=1,时，具有计数功能，每来一个脉冲触发器就翻转一次,.,CP,计数脉冲,三位异步二进制加法计数器,在电路图中,J,、,悬空表示,J,、,K,=1,每来一个,CP,翻转一次,当相邻低位触发器由,1,变,0,时翻转,下降沿,触发翻转,异步二进制加法器工作波形,2,分频,4,分频,8,分频,Q,0,Q,1,Q,2,每个触发器翻转的时间有先后，与计数脉冲不同步,每经一个触发器，脉冲的周期就增加一倍，频率减为一半。,用,D,触发器构成三位二进制异步加法器,2,、若构成减法计数器,CP,又如何连接？,思考,1,、各触发器,CP,应如何连接？,各,D,触发器已接成,T,触发器，即具有计数功能,？,？,八进制异步减法计数器电路,(a),D,触发器构成；,(b),JK,触发器构成,74LS197,集成,4,位异步二进制加法计数器,芯片内有一个二进制计数器和一个八进制计数器,CP,下降沿,(),触发器翻转,有置“,0”,端和置数端，低电平有效。,2.,同步二进制计数器,异步二进制加法计数器线路联接简单。,各触发器是逐级翻转，因而工作速度较慢。,同步计数器：,计数脉冲同时接到各位触发器，各位触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,同步计数器组成原则,:,根据翻转条件,确定触发器级间连接方式,找出,J,、,K,输入端的联接方式。,二 进 制 数,Q,2,Q,1,Q,0,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,8 0 0 0,脉冲数,(,CP,),二进制加法计数器状态表,从状态表可看出：,最低位触发器,FF,0,每来一个脉冲就翻转一次；,FF,1,：当,Q,0,=1,时,再来一个脉冲则翻转一次；,FF,2,：当,Q,0,=,Q,1,=1,时，再来一个脉冲则翻转一次。,2.,同步二进制计数器,计数,脉冲数,二进制数,十进,制数,Q,3,Q,2,Q,1,Q,0,0,1,2,3,4,5,6,7,8,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,0,1,2,3,4,5,6,7,8,计数,脉冲数,二进制数,十进,制数,Q,3,Q,2,Q,1,Q,0,9,10,11,12,13,14,15,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,9,10,11,12,13,14,15,16,0 0 0 0,0,四位,二进制加法计数器的状态表,四位二进制同步加法计数器级间连接的逻辑关系,由,J,、,K,端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,触发器翻转条件,J,、,K,端逻辑表达式,J,、,K,端逻辑表达式,FF,0,每输入一,C,翻一次,FF,1,FF,2,FF,3,J,0,=,K,0,=1,Q,0,=1,J,1,=,K,1,=,Q,0,Q,1,=,Q,0,=1,J,2,=,K,2,=,Q,1,Q,0,Q,2,=,Q,1,=,Q,0,=1,J,3,=,K,3,=,Q,2,Q,1,Q,0,J,0,=,K,0,=1,J,1,=,K,1,=,Q,0,J,2,=,K,2,=,Q,1,Q,0,J,3,=,K,3,=,Q,2,Q,1,Q,0,（加法）,（减法）,计数脉冲同时加到各位触发器上，,当每个到来后,触发器状态是否改变要看,J,、,K,的状态。,由主从型,JK,触发器组成的同步四位二进制加法计数器,最低位触发器,FF,0,每一个脉冲就翻转一次；,FF,1,：当,Q,0,=1,时，再来一个脉冲则,翻转一次；,FF,2,：当,Q,1,=,Q,0,=1,时，再来一个脉冲则翻转一次。,FF,3,：,当,Q,2,=,Q,1,=,Q,0,=1,时再来一,个时钟,FF,3,翻转。,与关系,74LS161,型,四位同步二进制计数器,(a),外引线排列图；,(b),逻辑符号,0,1,1,1,1,1 1,0,0,R,D,CP,EP ET,表,21.3.4 74LS161,型,同步二进制计数器的,功能表,0,1,1,1,LD,输 入,输 出,Q,3,Q,2,Q,1,Q,0,A,3,A,2,A,1,A,0,d,3,d,2,d,1,d,0,d,3,d,2,d,1,d,0,计 数,保 持,保 持,0 0 0 0,例,:,分析图示逻辑电路的逻辑功能,说明其用处。设初始状态为,“,000,”,。,解：,1.,写出,各触发器,J,、,K,端和,CP,端的,逻辑表达式,CP,0,=,CP,K,0,=1,J,0,=,Q,2,K,1,=1,J,1,=1,CP,1,=,Q,0,J,2,=,Q,0,Q,1,K,2,=1,CP,2,=,CP,解：当,初始状态为“,000,”,时，,各触发器,J,、,K,端和,C,端的电平,为,CP,0,=,CP=,0,K,0,=1,J,0,=,Q,2,=1,K,1,=1,J,1,=1,CP,1,=,Q,0,=0,J,2,=,Q,0,Q,1,=0,K,2,=1,CP,2,=,CP=,0,0,1,1,1,1,1,CP,J,2,=,Q,0,Q,1,K,2,=1,J,1,=,K,1,=1,K,0,=1,J,0,=,Q,2,Q,2,Q,1,Q,0,0,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,0,1,0,1,1,1,1,1,0,0,0,0,1,0,0,1,2,0,1,0,3,0,1,1,4,1,0,0,5,0,0,0,由表可知，经,5,个脉冲循环一次,为五进制加法计数器。,2.,列写状态转换表，分析其状态转换过程,CP,1,=,Q,0,由于计数脉冲没有同时加到各位触发器上，所以为,异步计数器,。,异步五进制计数器工作波形,CP,1,2,3,4,5,Q,0,Q,1,Q,2,21.3.2,十进制计数器,十进制计数器：,计数规律：“逢十进一”。它是用,四位二进制数,表示对应的,十进制数,，所以又称为二,-,十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用,8421,编码的十进制计数器。,十进制加法计数器状态表,二进制数,Q,3,Q,2,Q,1,Q,0,脉冲数,(,CP,),十进制数,0,1,2,3,4,5,6,7,8,9,10,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,0,1,2,3,4,5,6,7,8,9,0,1.,同步,十进制计数器,十进制同步加法计数器,十进制计数器工作波形,常用,74LS160,型同步十进制加法计数器,其外引脚排列及功能表与,74LS161,型计数器相同。,2.,异步十进制计数器,(1)74LS290,型,二-五-十进制计数器,清零,逻辑功能及外引线排列,1,1,0,1,0,0,0,0,0,（,1,）,R,01,、,R,02,：,置,“,0,”,输入端,逻辑功能,R,D,高电平清零,0,置“,9”,1,1,0,0,（,1,）,S,91,、,S,92,：,置,“,9,”,输入端,逻辑功能,1,1,Q,1,R,D,CP,0,&,R,02,R,01,S,91,S,92,&,Q,J,K,Q,FF,1,Q,J,K,Q,FF,2,Q,2,Q,J,K,Q,FF,3,Q,3,R,D,R,D,R,D,S,D,S,D,CP,1,Q,0,Q,J,K,Q,FF,0,逻辑功能及外引线排列,逻辑功能及外引线排列,计数功能,0,0,1,1,Q,1,R,D,CP,0,&,R,02,R,01,S,91,S,92,&,Q,J,K,Q,FF,1,Q,J,K,Q,FF,2,Q,2,Q,J,K,Q,FF,3,Q,3,R,D,R,D,R,D,S,D,S,D,CP,1,Q,0,Q,J,K,Q,FF,0,Q,1,R,D,CP,0,&,R,02,R,01,S,91,S,92,&,Q,J,K,Q,FF,1,Q,J,K,Q,FF,2,Q,2,Q,J,K,Q,FF,3,Q,3,R,D,R,D,R,D,S,D,S,D,CP,1,Q,0,Q,J,K,Q,FF,0,0,0,1,1,输出五进制,输入计数脉冲,二进制计数,输入计数脉冲,下降沿,触发翻转,Q,1,R,D,CP,0,&,R,02,R,01,S,91,S,92,&,Q,J,K,Q,FF,1,Q,J,K,Q,FF,2,Q,2,Q,J,K,Q,FF,3,Q,3,R,D,R,D,R,D,S,D,S,D,CP,1,Q,0,Q,J,K,Q,FF,0,0,0,1,1,输入脉冲,输出十进制,8421,异步十进制计数器,74LS290,型计数器功能表,输 入,输 出,Q,2,Q,3,R,01,S,92,S,91,R,02,Q,1,Q,0,1,1,0,1,1,0,1,1,0,0,0,0,0,0,0,0,1,0,1,0,R,01,S,92,S,91,R,02,有任一为“,0”,有任一为“,0”,计数,清零,置9,输入计数脉冲,8421,异步十进制计数器,十分频输出,(,进位输出,),计数状态,计数器输出,(2)74LS290,的应用,输入脉冲,十分频输出,5421,异步十进制计数器,Q,1,Q,2,Q,3,Q,0,工作波形,五进制输出,计数脉冲输入,异步五进制计数器,Q,1,Q,2,Q,3,工作波形,如何构成,N,进制计数器,反馈置,“,0,”,法：,当满足一定的条件时，利用计,数器的复位端强迫计数器清零,重新开始新一轮计数。,利用反馈置,“,0,”,法可用已有的计数器得出小于,原进制的计数器。,例：用一片,74LS290,可构成十进制计数器，再将,十进制计数器适当改接,利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片,74LS290,构成十以内的任意进制计数器,例：六进制计数器,六种状态,二进制数,Q,3,Q,2,Q,1,Q,0,脉冲数,(CP),十进制数,0,1,2,3,4,5,6,7,8,9,10,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,0,1,2,3,4,5,6,7,8,9,0,一般计数器有几种状态就称为几进制计数器。,六个脉冲循环一次,例：六进制计数器,六种状态,Q,3,Q,2,Q,1,Q,0,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,当状态,0110,(6),出现时,将,Q,C,=1,，,Q,B,=1,送到清零端,R,D,(,即,R,D,=,Q,C,Q,B,),，,使计数器立即清零,。状,态,0110,仅瞬间存在。,74LS390,为,异步清零的计数器,反馈置,“,0,”,实现方法,:,清零不受时钟,CP,控制，,只要,R,D,端,出现高电平信,号，计数器立即清零。,1,1,1,1,六进制计数器,计数器清零,七进制计数器,当出现,0110(6),时，,应,立即使,计数器清零，重新开始新一轮计数。,R,D,=,Q,C,Q,B,。,当出现,0111(7),时，,计数器,立即,清零，重新开始新一轮计数。,R,D,=,Q,C,Q,B,Q,A,。,计数器清零,&,.,二片,74LS290,构成100以内的计数器,例,1,：二十四进制计数器,二十四分频输出,.,0010(2),0100(4),十位,个位,两位十进制计数器,(100,进制,),R,D,=,2,Q,1,1,Q,2,例,2:,六十进制计数器,个位为十进制，十位为六进制。,个位的最高位,Q,3,接十位的,CP,0,，,个位十进制,计数器经过十个脉冲循环,一次，每当第十个脉冲来到后,Q,3,由,1,变为,0,，相当于,一个下降沿，使,十位六进制,计数器计数。经过六十个,脉冲，个位和,十位,计数器都恢复为,0000,。,二,-,五,-,十进制计数器,二进制,R,D,高电平清零,五进制,五进制,每个芯片内,有两个十进制,计数器,每个计数器,包含一个二进,制和一个五进,制计数器。,二进制和五,进制经适当联,接可组成十进,制计数器,下降沿翻转,十位,0100(4),个位,0110(6),计数脉冲,十位,个位,两位十进制计数器（,100,进制）,例：用一片,74LS390,构成四十六进制计数器,&,D,(DOWN),减法脉冲输入端,U,(UP),加法脉冲输入端,L,(LOAD),置数端,CO,进位端,BO,借位端,C,(CLR),清零端,74LS192,外引线排列图,74LS192,功能表,1 1 0,加,计 数,0 0,D,0,D,3,置 数,1 1 1 0,保 持,1,1 0,减 计 数,1,清 零,U,D,LOAD,CLR,D,0,D,3,功 能,十进制同步加,/,减计数器,21.3.4,环行计数器,工作原理：,先将计数器置为,Q,3,Q,2,Q,1,Q,0,=1000,而后每来一个,C,，,其各触发器状态依次右移一位。,即：,1,000,0,1,00,00,1,0,000,1,环行计数器工作波形,CP,1,2,3,4,Q,2,Q,1,Q,0,Q,3,环行计数器可作为顺序脉冲发生器。,21.3.5,环行分配器,K,0,=,Q,2,J,0,=,Q,2,J,1,=,Q,0,J,2,=,Q,1,K,1,=,Q,0,K,2,=,Q,1,环行分配器工作波形,可产生相移为,的顺序脉冲。,21.4 555,定时器及其应用,555,定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。,555,定时器在工业控制、定时、检测、报警等方面有广泛应用。,21.4.1 555,定时器的结构及工作原理,1.,分压器：,由三个等值电阻构成,2.,比较器：,由电压比较器,C1,和,C2,构成,3.,RS,触发器,4.,放电开关管,T,V,A,V,B,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,U,CC,分压器,比较器,RS,触发器,放电管,调转,地,2/3,U,CC,2/3,U,CC,1/3,U,CC,0,1,1/3,U,CC,1,1,2/3,U,CC,1/3,U,CC,0,0,R,D,S,D,V,6,V,2,比较结果,不允许,1/3,U,CC,2/3,U,CC,V,6,V,2,2/3,U,CC,2/3,U,CC,1/3,U,CC,1/3,U,CC,Q,T,1,0,保持,导通,截止,保持,综上所述，,555,功能表为：,R,D,S,D,1,0,1,0,1,1,Q,T,1,0,保持,导通,截止,保持,1.,由,555,定时器组成的多谐振荡器,多谐振荡器,是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡器,是一种常用的脉冲波形发生器，触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生。,21.4.2,定时器电路的应用,1.,由,555,定时器组成的多谐振荡器,接通电源,通电前,u,C,=0,0,1,1,1,0,0,2/3 U,CC,R,D,=1,S,D,=0,C,充电,C,放电,1,2/3,U,CC,0,1,1,0,1,Q,=0,导通,1,稳定状态,Q,=0,2.,由,555,定时器组成的单稳态触发器,(地),1,1,0,1,Q,=1,截止,暂稳状态,0,0,0,1,2/3 U,CC,1,0,1,0,Q,=1,0,1,0,1,1,0,稳定状态,Q,=0,(1/3,U,CC,),Q,=0,Q,=1,T,导通，,C,通过,T,放电,u,C,0,接通电源,R,D,=0,S,D,=1,保持,“,0”,态,R,D,=1,S,D,=1,上升到,2/3,U,CC,u,i,t,u,C,t,u,O,t,u,i,t,u,C,t,u,O,t,t,p,=,RC,ln3=1.1,RC,2/3,U,CC,T,截止,C,充电,R,D,=1,S,D,=0,t,p,Q,=0,Q,=1,R,D,=0,S,D,=1,Q,=1,Q,=0,T,导通,C,放电,因此暂稳态的长短,取决于,RC,时间常数,暂稳态,单稳态触发器,(a),电路；,(b),输入输出波形,例,1,：,单稳态触发器构成定时检测,u,i,t,u,B,t,u,o,t,u,A,t,例,2,：,单稳态触发器,构成,短时用照明灯,u,i,t,u,o,t,t,p,若,S,未按下,则,u,i,=1,若,S,按下,则,u,i,=0,u,O,按一下,按钮,S,未按,0,KT,的线圈,不通电,KT,的触点,断开,灯,灭,1,通电,闭合,亮,灯亮的时间为：,t,p,=1.1,R C,应用,2,：,抗干扰的定时电路,在工业控制中，周围环境往往存在大量的干扰信,号产生，如高频火花、电磁波、继电器的开关，必须,要提高控制所用的定时电路的抗干扰能力。,21.5,应用举例,21.5.1,优先裁决电路,工作原理：,开始比赛时，按下复位开关,S,。,0,0,1,不亮,不亮,1,1,0,0,未比赛时,A,1,，,A,2,为,“,0,”,复位开关,S,断开。,工作原理：,0,0,不亮,不亮,1,1,0,0,1,优先到达,0,1,1,亮,0,0,0,1,封锁,封锁,保持不变,21.5.2,四人抢答电路,CT74LS175,外引线排列图,四人抢答电路的主要器件是,CT74LS175,型四上升沿,D,触发器，其外引线排列图如右图，它的清零端 和时钟脉冲,CP,是四个,D,触发器共用的。,抢答,前先清零,Q,4,Q,1,均为,0,相应的发光二极管,LED,都不亮；,均为,1,与非门,G,1,的输出为,0,，扬声器不响。同时，,G,2,输出为,1,，将,G,3,打开，时钟脉冲,CP,经过,G,3,进入,D,触发器的,CP,端。此时，由于,S,1,S,4,均未按下,D,1,D,4,均为,0,所以触发器的状态不变。,工作原理：,21.5.2,四人抢答电路,工作原理：,抢答前清,“,0,”,0,0,0,0,截止,0,若,S,1,首先被按,下,D,1,和,Q,1,均变为,1,相应的发光二,极管亮；变为,0,G,1,的输出为,1,扬,声器响。同时,G,2,输出为,0,将,G,3,封,闭,时钟脉冲,CP,便不能经过,G,3,进,入,D,触发器。由,于没有时钟脉冲,因此,再按其它按,钮,就不起作用了,触发器的状态不,会改变。,抢答开始，若,S,1,先被按下,1,0,0,0,亮,0,1,导通,响,0,封锁,1,