LPC(low-pin-count)课件.ppt

按一下以編輯母片標題樣式,按一下以編輯母片,第二層,第三層,第四層,第五層,*,目录,LPC,基本概念,Protocol Overview,Target Protocol,Direct Memory Access(DMA)Protocol,Bus Master Protocol,Power Management,Reset Policy,LPC,的访问,LPC,基本概念,LPC,是一种连接南桥和,Super IO,，,BIOS,以及,EC,等设备的总线。,LPC,总线跟传统的,ISA,总线相比，信号线比,ISA,少很多，但传输速率依然可达,16MB/s,。由于这些特点，在连接外设时，用来代替,ISA,总线。其框架图如下：,LPC,接口含有,7,个必备和,6,个可选信号线。,7,个必备信号线,Protocol Overview,信号在,LPC,上的传输类型包括：,Memory Read/Write,，,I/O Read/Write,，,DMA Read/Write,，,Bus Master Memory Read/Write,，,Bus Master I/O Read/Write,和,Firmware Memory Read/Write,。,数据在,LPC,上传输的总线是序列超过,4,位的总线，这种总线类型是：,(1),一个控制线，称为,LFRAME#,，是由主机去控制启动和停止传输。,(2),LAD3:0,总线，实行串行通信，传输的信息是,cycle type,、,cycle direction,、片选信号、地址信号、数据和等待状态。,(3),边带信号，选择性执行，传达中断和电源管理功能。,传输的一般流程,1.,当一个周期开始时，主机驱动,LFRAME#,，并向,LAD3:0,信号线传送相应的信息。,2.,主机驱动相关信息，比如,address,，,DMA channel number,，,bus master grant,，传输类型，,read/write direction,和,transfer size,。,3.,主机监视总线上的外设是否完成传输。,4.,外设通过在,LAD3:0,上驱动相应的值来表明传输已完成。,5.,外设把总线控制权交给主机，一个周期结束。,典型的,LPC,传输时序：,LAD3:0,LAD3:0,信号线通过,LPC,总线在主机和外设之间通信地址，控制和数据等信息。这些信息包括：,start,stop(abort a cycle),transfer type(memory,I/O,DMA),transfer direction(read/write),address,data,size,wait states,DMA channel,and bus master grant,。不是所有的,cycle types,以同样的方式使用,LAD,总线。例如，,DMA,不使用,address,，而是使用,channel numbers,。,Start/Stop,Transfer Type/Direction(CYCTYPE+DIR),Size,Target Protocol,Memory Cycles,在这种情况下，,Memory,读写周期被用于内存映射设备。同步时间将取决于设备的速度。其,ADDR,字段是一个完整的,32,位，而且第一次传输最重要的,4,位。,I/O,Cycles,在这种情况下，,I/O,的读写周期被用于外设。这些通常用于寄存器或,FIFO,通道，而且通常有最少的同步次数。,Firmware Memory Cycles,Firmware memory,读写周期为,PC,系统引导,Firmware,。同步时间将取决于设备的速度。其,ADDR,字段是,28,位。,DMA,传输流程,1.,当,LFRAME#,选择,LAD3:0,上的信号为“,0000b”,，主机开始传输信号。,2.,主机选择传输类型为,DMA,，传输方向为,DMA,方向。,3.,主机选择通道数目，如果合适，由终端计数。,4.,主机指明传输的大小：,8,16,或,32,位。,5.,如果,DMA,读状态：主机转向总线并驱动第一个,8,位数据；在一个有效的,同步信号中，外设承认这,8,位数据；如果传输的是,16,或,32,位数据，则会,重复处理接下来的每,8,位数据。,6.,如果,DMA,写状态：主机转向总线并等待数据；外设由同步信号指示数,据准备，并传输第一个,8,位数据；如果传输的是,16,或,32,位数据，则会重,复发送同步信号并处理接下来的每,8,位数据。,7.,外设转向总线。,Power Management,CLKRUN#Protocol,在,Lowpower,状态，为了更有效的降低功耗，,LCLK,有可能转变为,stop,，当外设需要,run,时将,assert CLKRUN#,使,LCLK,转变为,run,。,LPCPD#Protocol,当系统需要进入,Low-power,状态时,LPC BUS HOST assert LPCPD#,为低电平，使外设在,LCLK#STOP,前准备进入,Low-power,状态。,Timing for Entering and Exiting the Power Down State,Reset Policy,Reset,时,LPC Interface HOST,与外设的状态,当,Reset,为有效,(,低电平,),时,HOST:LFRAME#,为高电平,LAD3:0,为高阻态,LDRQ#,为无效状态,外 设,:LFRAME#,为无效,LAD3:0,为高阻态,LDRQ#,为高电平,当,Reset,为无效,(,高电平,),时，,LCLK,开始,RUN,LPC,的访问,查阅,Intel Q77,系列南桥资料。通过搜索,PCI Bus Device,找到,LPC,，由表可知,LPC Controller,是,BUS0:Device 31:Function 0,。,LPC,的各寄存器的了解,LPC I/F Enables Register,用于控制各个,Device,的,Enable,End,Thank you,