数电06(CMOS逻辑门).ppt

单击此处编辑母版标题样式,abcd,单击此处编辑母版文本样式,abvd,第二级,第三级,第四级,第五级,*,3,逻辑门电路,3.1 MOS,逻辑门电路,3.2,TTL,逻辑门电路,*,3.3,射极耦合逻辑门电路,*,3.4,砷化镓逻辑门电路,3.5,逻辑描述中的几个问题,3.6,逻辑门电路使用中的几个实际问题,*,3.7,用,VerilogHDL,描述逻辑门电路,3.1 MOS,逻辑门,3.1.1,数字集成电路简介,3.1.2,逻辑门的一般特性,3.1.3,MOS,开关,及其等效电路,3.1.4,CMOS,反相器,3.1.5,CMOS,逻辑门电路,3.1.6,CMOS,漏极开路门和三态输出,门电路,3.1.7,CMOS,传输门,3.1.8,CMOS,逻辑门电路的技术参数,1,、,逻辑门,:,实现基本逻辑运算和复合逻辑运算的单元电路。,2,、,逻辑门电路的分类,二极管门电路,三极管门电路,TTL,门电路,MOS,门电路,PMOS,门,CMOS,门,逻辑门电路,分立门电路,集成门电路,NMOS,门,3.1.1,数字集成电路简介,1.CMOS,集成电路,:,广泛应用于超大规模、甚大规模集成电路,4000,系列,74HC 74HCT,74VHC 74VHCT,速度慢,与,TTL,不,兼容,抗干扰,功耗低,74LVC 74AUC,速度加快,与,TTL,兼容,负载能力强,抗干扰,功耗低,速度两倍于,74HC,与,TTL,兼容,负载能力强,抗干扰,功耗低,低,(,超低,),电压,速度更加快,与,TTL,兼容,负载能力强,抗干扰功耗低,74,系列,74LS,系列,74AS,系列,74ALS,2.TTL,集成电路,:,广泛应用于中大规模集成电路,3.1.1,数字集成电路简介,3.1.2,逻辑门电路的一般特性,1.,输入和输出的高、低电平,输出高电平的下限值,V,OH(min),输入低电平的上限值,V,IL(max),输入高电平的下限值,V,IH(min,),输出低电平的上限值,V,OL(max,),输出,高电平,+,V,DD,V,OH,(,min,),V,OL,(,max,),0,G,门,v,O,范围,v,O,输出,低电平,输入,高电平,V,IH,(,min,),V,IL,(,max,),+,V,DD,0,G,门,v,I,范围,输入,低电平,v,I,v,I,v,O,1,负载门输入高电平时的噪声容限：,负载门输入低电平时的噪声容限,：,2.,噪声容限,V,NH,=,V,OH(min),V,IH(min),V,NL,=,V,IL(max),V,OL(max),表示门电路的抗干扰能力。,1,驱动,v,o,1,负载,v,I,噪声,类型,参数,74HC,V,DD,=5V,74HCT,V,DD,=5V,74LVC,V,DD,=3.3V,74AUC,V,DD,=1.8V,t,PLH,或,t,PHL,(ns,),7,8,2.1,0.9,3.,传输延迟时间,表征门电路开关速度,它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间,。,CMOS,电路传输延迟时间,t,PHL,输出,50,%,90,%,50%,10%,t,PLH,t,f,t,r,输入,50,%,50%,10%,90,%,4.,功耗,静态功耗：,指的是当电路没有状态转换时的功耗，是电源总电流,I,D,与电源电压,V,DD,的乘积。,动态功耗,：指的是电路在输出状态转换时的功耗。,对于,TTL,门电路来说，静态功耗是主要的。,CMOS,电路的静态功耗非常低。,CMOS,门电路动态功耗正比于转换频率，也正比于电源电压的平方。,5.,延时,功耗积,是速度功耗综合性的指标,.,延时,功耗积,，用符号,DP,表示,DP=,t,Pd,P,D,扇入数：取决于逻辑门的输入端的个数。,6.,扇入与扇出数,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,(a),拉电流负载：负载电流从驱动门流向外电路,(b),灌电流负载：负载电流从外电路流入驱动门,（,a),带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电平输出电流的最大值，从而限制了负载门的个数。,高电平,扇出数,:,I,OH,:,驱动门的输出端为高电平时，允许输出的最大电流,I,IH,:,负载门的输入端为高电平时，允许输入的最大电流,。,(b),带灌电流负载,当负载门的个数增加时，总的灌电流将增加，会引起输出低电压的升高。但不得高于输出低电平的上限值，这就限制了低电平输出电流的最大值，从而也限制了负载门的个数。,I,OL,：,驱动门的输出端为低电平时，允许输出的最大电流,I,IL,：,负载门的输入端为低电平时，允许输入的最大电流,低电平,扇出数,:,复习：,MOS,管,I,D,电流方向,:,P,衬底,D,G,S,I,D,流进漏极,开启电压,V,TN,0,1,）,V,GS,V,TN,时导通（开关闭合）,2,）,V,GS,V,TN,时截止,（,开关断开）,另：衬底,B,与,S,之间零偏或反偏。,BS,可连在一起，或,NMOS,可将,B,接电路的最,低,电位,增强型,NMOS,管,复习：,MOS,管,I,D,电流方向,:,流出漏极,增强型,PMOS,管,开启电压,V,TP,0,1,）,V,GS,V,TP,时截止,（,开关断开）,另：衬底,B,与,S,之间零偏或反偏。,BS,可连在一起，或,PMOS,可将,B,接电路的最,高,电位,N,衬底,D,G,S,I,D,3.1.3,MOS,开关及其等效电路,：,MOS,管通过饱和区到达可变电阻区，输出,低电平,:,MOS,管截止，输出高电平,当,I,V,TN,3.1.4,CMOS,反相器,1.,工作原理,A,L,1,+,V,DD,+10V,D,1,S,1,v,i,v,O,T,N,T,P,D,2,S,2,0V,+,10V,v,i,v,GSN,v,GSP,T,N,T,P,v,O,0 V,0V,-10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,V,TN,=2 V,V,TP,=,-,2 V,逻辑图,逻辑表达式,v,i,(A),0,v,O,(L,),1,逻辑真值表,1,0,采用两个极性相反的增强型,MOS,管,2.,电压,传输特性和电流传输特性,电压传输特性,+,V,DD,v,i,v,O,T,N,T,P,3.CMOS,反相器,的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：,10 ns,。,带电容负载,A,B,T,N1,T,P1,T,N2,T,P2,L,0 0,0 1,1 0,1 1,截止,导通,截止,导通,导通,导通,导通,截止,截止,导通,截止,截止,截止,截止,导通,导通,1,1,1,0,与非门,1.CMOS,与,非门,v,A,+,V,DD,+10V,T,P1,T,N1,T,P2,T,N2,A,B,L,v,B,v,L,A,B,&,(a),电路结构,(b),工作原理,V,TN,=2 V,V,TP,=,-,2 V,0V,10V,N,输入的与非门的电路,?,输入端增加有什么问题,?,3.1.5 CMOS,逻辑门,或非门,2.,CMOS,或,非门,+,V,DD,+10V,T,P1,T,N1,T,N2,T,P2,A,B,L,A,B,T,N1,T,P1,T,N2,T,P2,L,0 0,0 1,1 0,1 1,截止,导通,截止,导通,导通,导通,导通,截止,截止,导通,截止,截止,截止,截止,导通,导通,1,0,0,0,A,B,1,0V,10V,V,TN,=2 V,V,TP,=,-,2 V,N,输入的或非门的电路的结构,?,输入端增加有什么问题,?,3.,异或门电路,4.,输入保护电路和缓冲电路,采用缓冲电路能统一参数，使内部逻辑不同的集成逻辑门电路具有相同的输入和输出特性。,例：,CMOS,逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1,.CMOS,漏极开路门,1,）,CMOS,漏极开路门的提出,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,3.1.6 CMOS,漏极开路（,OD,）,门和三态输出门电路,+,V,DD,T,N1,T,N2,A,B,+,V,DD,A,B,0,1,2,）,漏极开路门的结构与逻辑符号,(c),可以实现线与功能,;,+,V,DD,V,SS,T,P1,T,N1,T,P2,T,N2,A,B,L,电路,逻辑符号,(b),与非逻辑不变,漏极开路门输出连接,(a),工作时必须外接电源和电阻,;,3),上拉电阻对,OD,门动态性能的影响,R,p,的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快,。,但功耗大,且可能使输出电流超过允许的最大值,I,OL(max,）,。,电路带电容负载,1,0,C,L,R,p,的值大，可保证输出电流不能超过允许的最大值,I,OL(max,）、,功耗小,。但负载电容的充电时间常数亦愈大，开关速度因而愈慢,。,当,V,O,=,V,OL,，,+,V,DD,I,IL,R,P,&,&,&,&,n,&,m,&,k,I,IL（total),I,OL(total,),因为,OD,门内没有电源，所以无论输出电平为高或低，输出电流均从外电路流入,OD,门,必须保证,V,OL,V,OL(max,),，所以,R,P,要足够大，有一个最小值,R,P(min,),。,最不利的情况：,只有一个,OD,门导通,1,1,0,+,V,DD,I,IL,R,P,&,&,&,&,n,&,m,&,k,I,IL（total),I,OL（max),I,OL(max,),：,OD,门的输出端为低电平时，允许的最大负载电流,I,IL(total,),：,=,n,I,IL,。,I,IL,：负载门的输入端为低电平,时，允许输入的电流。,n,：负载门数目（与非门负载）,接入的输入端数目（或非门负载）,当,V,O,=,V,OH,+,V,DD,R,P,&,&,&,&,n,&,m,&,1,1,1,I,IH（total),I,OZ,（,total),必须保证,V,OH,V,OH(min,),，所以,R,P,要足够小，有一个最大值,R,P(max,),。,I,OZ(total,),：全部,OD,门的输出高电平时的漏电流总合。,I,IH(total,),：,=,n,I,IH,。,I,IH,：负载门的输入端为高电平,时，允许输入的电流。,n,：接入的输入端数目,2.,三态,(TSL),输出门电路,1,0,0,1,1,截止,导通,1,1,1,高阻,0,输出,L,输入,A,使能,EN,0,0,1,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑三态门,0,1,3.1.7 CMOS,传输门,(,双向模拟开关,),1,.CMOS,传输门电路,电路,逻辑符号,I,/,O,o,/,I,C,等效电路,2,、,CMOS,传输门电路的工作原理,设,T,P,:|V,TP,|=2V,，,T,N,:V,TN,=2V,I,的变化范围为,5V,到,+5V,。,5V,+,5V,5V到+5V,GSN,0,T,P,截止,1,）当,c=0,，,c=1,时,c=0=-5V,，c,=1,=+5V,电路,+,5V,5V,GSP,=,5V,(3V+5V),=,2V,10V,GSN,=,5V,(5V+3V)=(102)V,b、,I,=,3V5V,GSN,V,TN,T,N,导通,a、,I,=,5V3V,T,N,导通，,T,P,导通,GSP,|V,T,|,T,P,导通,C、,I,=,3V3V,2,）当,c=1,，,c,=0,时,电路,传输门组成的数据选择器,C=0,TG1,导通,TG2,断开,L=X,TG2,导通,TG1,断开,L=Y,C=1,传输门的应用,CMOS,逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过,TTL,器件的水平。,CMOS,器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。,参数,系列,传输延迟时间,t,pd,/ns(C,L,=15pF),功耗,(,mW,),延时功耗积,(,pJ,),4000B,75,1,(1MHz),105,74HC,10,1.5,(1MHz),15,74HCT,13,1,(1MHz),13,BiCMOS,2.9,0.00037.5,0.0008722,3.1.8 CMOS,逻辑门电路的技术参数,CMOS,门电路各系列的性能比较,作业,P122,3.1.11,3.1.12(a)(d),其它题目自己做并对答案。,作业根据大学号分单双号交，每周一次，周一上课前交。,