数字电路与逻辑设计6+中规模常用时序逻辑电路(3个芯片的介绍)).ppt

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第七章 常用中规模时序逻辑电路,71 计数器,72 寄存器和移位寄存器,73 脉冲序列信号发生器,7490,（异步二,-,五,-,十计数器）,74194,（四位双向移位寄存器）,74161,（可预置的四位二进制同步计数器）,常用中规模同步时序器件：计数器和寄存器。,第七章 常用中规模时序逻辑电路,1 计数器的概述,1 计数器概念模的概念,2 计数器分类,2 异步计数器,3 同步计数器,7.1,计数器,计数器,用以统计输入脉冲,CP,个数的电路。,计数器的分类：,计数器,加法计数器,减法计数器,可逆计数器,(,按计数功能,),异步计数器,同步计数器,(,按计数脉冲引入方式,),二进制计数器,十进制计数器,N,进制计数器,(,按计数制,),一,计数器概述,计数器的“,模,”：计数器累计输入脉冲的最大数目。也为电路的有效状态数。如,M,6,计数器，又称六进制计数器。,二 异步计数器,1 异步二进制计数器,(,实验十三、十四,),1异步二进制加计数器,2异步二进制减计数器,*3异步二进制可逆计数器,2 中规模异步计数器,1电路符号和引脚含义,2逻辑功能,3应用,1,、二进制异步计数器,二进制异步加法计数器（,4,位）,工作原理：,4,个,JK,触发器都接成,T,触发器。,每来一个,CP,的下降沿时，,FF,0,向相反的状态翻转一次；,每当,Q,0,由,1,变,0,，,FF,1,向相反的状态翻转一次；,每当,Q,1,由,1,变,0,，,FF,2,向相反的状态翻转一次；,每当,Q,2,由,1,变,0,，,FF,3,向相反的状态翻转一次。,作出该电路的时序波形图和状态图。,由时序图可以看出，,Q,0,、,Q,l,、,Q,2,、,Q,3,的周期分别是计数脉冲,(CP),周期的,2,倍、,4,倍、,8,倍、,16,倍，因而计数器也可作为,分频器,。,（,1,）异步二进制计数器,1异步二进制加计数器,1,J,0,Q,0,CP,0,K,0,Q,0,J,1,Q,1,CP,1,K,1,Q,1,J,2,Q,2,CP,2,K,2,Q,2,CP,1,J,0,Q,0,CP,0,K,0,Q,0,J,1,Q,1,CP,1,K,1,Q,1,J,2,Q,2,CP,2,K,2,Q,2,CP,用,D,触发器如何实现？,工作原理：,3,个,JK,触发器都接成,T,触发器。,2异步二进制减计数器,*3异步二进制可逆计数器,1,J,0,Q,0,CP,0,K,0,Q,0,J,1,Q,1,CP,1,K,1,Q,1,J,2,Q,2,CP,2,K,2,Q,2,CP,1,J,0,Q,0,CP,0,K,0,Q,0,J,1,Q,1,CP,1,K,1,Q,1,J,2,Q,2,CP,2,K,2,Q,2,CP,用,D,触发器如何实现？,（,2,）中规模异步计数器,二五十进制异步计数器（7490）,1电路符号与引脚符号,14个引脚的集成芯片,6个输入端，4个输出端,Q,A,Q,B,Q,C,Q,D,为数据输出端,S,91,和,S,92,为直接置位端,R,01,和,R,02,为直接复位端,CP,A,和,CP,B,分别为脉冲输入端,电源,V,CC,（5,脚）,地,GND（10,脚）,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,S,91,S,92,R,01,R,02,(6)(7)(2)(3),(12)(9)(8)(11),(14),(1),逻辑功能,直接复位,置9,计数,输入,输出,CP,R,01,R,02,S,91,S,92,Q,A,Q,B,Q,C,Q,D,1,1,0,0,0,0,0,1,1,0,0,0,0,0,1,1,1,0,0,1,0,0,计数,0,0,0,0,0,0,R,01,*R,02,=0,且,S,91,*S,92,=0,2应用,1）构成二进制和五进制计数器,i),一位二进制计数器,ii),一位五进制计数器,M=2,Q,A,CP,A,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,M=5,Q,B,Q,C,Q,D,CP,B,(最高位),(最低位),2）构成十进制计数器,8421码,5421码,M=5,M=2,Q,A,Q,B,Q,C,Q,D,最低位,(LSB),最高位,(MSB),计数脉冲,CP,A,M=5,M=2,Q,B,Q,C,Q,D,Q,A,最低位,(LSB),最高位,(MSB),计数脉冲,CP,B,CP,A,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,2）构成十进制计数器,8421码,5421码,M=5,M=2,Q,A,Q,D,Q,C,Q,B,最低位,(LSB),最高位,(MSB),计数脉冲,CP,A,Q,D,Q,C,Q,B,Q,A,CP,A,7490,CP,B,Q,D,Q,C,Q,B,Q,A,CP,A,7490,CP,B,M=5,M=2,Q,D,Q,C,Q,B,Q,A,最低位,(LSB),最高位,(MSB),计数脉冲,CP,B,CP,A,序号,Q,D,Q,C,Q,B,Q,A,0,0000,1,0001,2,0010,3,0011,4,0100,5,0101,6,0110,7,0111,8,1000,9,1001,序号,Q,A,Q,D,Q,C,Q,B,0,0 000,1,0 001,2,0 010,3,0 011,4,0 100,5,1 000,6,1 001,7,1 010,8,1 011,9,1 100,8421,码模,10,计数器状态表,5421,码模,10,计数器状态表,3）构成九进制计数器（采用反馈复位法）,&,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,S,91,S,92,R,01,R,02,&,1 0 0 1,1,0 0 0 0,000,0,0,001,0111,0110,00,10,0101,0,011,1,001,1000,0100,状态图：,Q,D,Q,C,Q,B,Q,A,CP,A,7490,CP,B,S,91,S,92,R,01,R,02,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,高位,低位,4）构成二十四进制计数器,5,）构成六十进制计数器,*,6,）构成,100,分频器、,1000,分频器,构成,100,进制,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,（,I,）,Q,A,Q,B,Q,C,Q,D,CP,A,7490,CP,B,（,II,）,高位,低位,S91 S92 R01 R02,S91 S92 R01 R02,&,7490,构成,24,进制,常见中规模异步计数器：,1,、十进制（,BCD,）异步计数器,7490 74290 74390 74490,2,、二进制异步计数器,7493 74293 74393,3,、可预置数的十进制计数器,74176 74196,4,、可预置数的二进制异步计数器,74177 74197,三、同步计数器,1同步二进制加计数器,2同步二进制减计数器,*3同步二进制可逆计数器,1）同步计数器,2）中规模同步计数器,1电路符号和引脚含义,2逻辑功能,3应用,分别用,J-K,触发器和,D,触发器设计一个三位二进制加计数器。,推广到,n,位二进制计数器,000,001,111,110,010,101,100,011,Q,2,Q,1,Q,0,Q,2,n,+1,Q,1,n+1,Q,0,n+1,0,0,0,0,0,1,0,0,1,0,1,0,0,1,0,0,1,1,0,1,1,1,0,0,1,0,0,1,0,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,0,0,Q,1,Q,0,Q,2,00,01,11,10,0,0,0,1,0,1,1,1,0,1,Q,1,Q,0,Q,2,00,01,11,10,0,0,1,0,1,1,0,1,0,1,Q,1,Q,0,Q,2,00,01,11,10,0,1,0,0,1,1,1,0,0,1,1同步二进制加计数器,用,JK,触发器实现,n,位二进制同步加计数器，驱动方程为：,J,0,K,0,1,J,1,K,1,Q,0,J,2,K,2,Q,1,Q,0,J,3,K,3,Q,2,Q,1,Q,0,J,n1,K,n1,Q,n-2,Q,n-3,Q,1,Q,0,用,D,触发器实现,n,位二进制同步加计数器，驱动方程为：,D,0,Q,0,D,1,Q,1,Q,0,D,2,Q,2,(,Q,1,Q,0,),D,3,Q,3,(,Q,2,Q,1,Q,0,),Dn1Q,n-1,（,Q,n-2,Q,n-3,Q,1,Q,0,）,（,1,）同步计数器,（实验十四：,3,、,4,）,1同步二进制加计数器,用,JK,触发器实现,n,位二进制同步加计数器，驱动方程为：,J,0,K,0,1,J,1,K,1,Q,0,J,2,K,2,Q,1,Q,0,J,3,K,3,Q,2,Q,1,Q,0,J,n1,K,n1,Q,n-2,Q,n-3,Q,1,Q,0,ZQ,n-1,Q,n-2,Q,1,Q,0,用,D,触发器实现,n,位二进制同步加计数器，驱动方程为：,D,0,Q,0,D,1,Q,1,Q,0,D,2,Q,2,(,Q,1,Q,0,),D,3,Q,3,(,Q,2,Q,1,Q,0,),Dn1Q,n-1,（,Q,n-2,Q,n-3,Q,1,Q,0,）,（,1,）同步计数器,（实验十四：,3,、,4,）,2同步二进制减计数器,用,JK,触发器实现,n,位二进制同步减计数器，驱动方程为：,J,0,K,0,1,J,1,K,1,Q,0,J,2,K,2,Q,1,Q,0,J,3,K,3,Q,2,Q,1,Q,0,J,n1,K,n1,Q,n-2,Q,n-3,Q,1,Q,0,*3同步二进制可逆计数器,用,D,触发器实现,n,位二进制同步减计数器，驱动方程为：,D,0,Q,0,D,1,Q,1,Q,0,D,2,Q,2,(,Q,1,Q,0,),D,3,Q,3,(,Q,2,Q,1,Q,0,),D,n1,Q,n-1,（,Q,n-2,Q,n-3,Q,1,Q,0）,2同步二进制减计数器,用,JK,触发器实现,n,位二进制同步减计数器，驱动方程为：,J,0,K,0,1,J,1,K,1,Q,0,J,2,K,2,Q,1,Q,0,J,3,K,3,Q,2,Q,1,Q,0,J,n1,K,n1,Q,n-2,Q,n-3,Q,1,Q,0,Z=,Q,n-1,Q,n-2,Q,1,Q,0,*3同步二进制可逆计数器,用,D,触发器实现,n,位二进制同步减计数器，驱动方程为：,D,0,Q,0,D,1,Q,1,Q,0,D,2,Q,2,(,Q,1,Q,0,),D,3,Q,3,(,Q,2,Q,1,Q,0,),D,n1,Q,n-1,（,Q,n-2,Q,n-3,Q,1,Q,0）,（,2,）中规模同步计数器,可预置的四位二进制同步计数器（74161）,1电路符号和引脚含义,16个引脚的集成芯片,9个输入端，5个输出端,Q,A,Q,B,Q,C,Q,D,为数据输出端,CP,为脉冲输入端,T,和,P,为使能输入端,电源,V,CC,（16,脚）,地,GND（8,脚）,O,C,/RC,O,为溢出进位输出端,Cr,/Rd,为异步清零端,L,D,为同步预置端,T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,Cr L,D,A B C D,(1)(9)(3)(4)(5)(6),(14)(13)(12)(11),(10),(7),(2),(15),2逻辑功能,异步清零,同步预置,保持,计数,当同步计数器加到“1111”时，,O,C,=T,Q,A,Q,B,Q,C,Q,D,=1,输入,输出,CP,Cr,L,D,P,T,A,B,C,D,Q,A,Q,B,Q,C,Q,D,0,0,0,0,0,1,0,A,B,C,D,A,B,C,D,1,1,0,保持,1,1,0,保持,1,1,1,1,计数,(a),外引线排列图,(b),逻辑符号,74161,型四位同步二进制计数器的功能表,清,0,预置,控制,时钟,预置数据输入,输出,Rd,Ld,EP,ET,CP,A,3,A,2,A,1,A,0,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,1,0,d,3,d,2,d,1,d,0,d,3,d,2,d,1,d,0,1,1,0,保持,1,1,0,保持,1,1,1,1,计数,74161工作原理波形图,Cr,清除,Ld,置入,D,0,D,1,D,2,D,3,Q,0,Q,1,Q,2,Q,3,CP,时钟,数,据,输,入,P,允许,T,允许,输,出,串行进位,输出,Occ,异步 同步 13 14 15 0 1,2,清除 预置 计数 禁止,3应用,1）构成十六进制计数器,T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,C,r,L,D,A B C D,1 1,1,1,2）构成十进制计数器,i),采用,反馈复位法,ii),采用反馈预置法（一),T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,C,r,L,D,A B C D,&,1 ,1,1,&,T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,C,r,L,D,A B C D,&,1 0 0 0 0,1,1,&,设初始状态为,0000,（,预置,功能）,（,清零,功能）,思考：请问还有别的预置方法吗？,i),采用反馈复位法（,清零,功能）,当,Q,3,Q,2,Q,1,Q,0,=1010,时，,计数器清零。,设初始状态为,0000,T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,C,r,L,D,A B C D,&,1 ,1,1,1010,iii),采用反馈预置法（二),T Q,A,Q,B,Q,C,Q,D,P,74161 O,C,CP,C,r,L,D,A B C D,1 0 1 1 0,1,1,1,1,1 1 1 1,1,0,0 1 1 0,思考,:,请问用此种方法如何构成模,5,计数器？,扩展到,N,进制呢,N,CP,D,SR,D,0,D,1,D,2,D,3,M,0,CP,74194,1,1,R,D,1 1 1 0,1,2,3,4,1110,0111,1011,1101,Q,0,Q,1,Q,2,Q,3,CP,状态转移路线,有效循环,无效循环,无自启动特性的环型计数器，如何让其能自启动？,通常先预置数，再移位计数。,如：,典型移位计数器,有自启动特性的环型计数器,特点：,每个时钟周期只有一个输出端为,1,（或,0,）。,不需译码电路。,具有自启动特性，消除了无效循环。,2.,扭环形计数器,2）构成扭环行计数器,S,0,Q,A,Q,B,Q,C,Q,D,S,1,74194,CP,C,r,D,R,A B C D D,L,1 ,1,0,1,1,D,C1,1,D,C1,1,D,C1,1,D,C1,CP,Q,0,Q,1,Q,2,Q,3,1,偶数分频器,2,分频,4 6 8,状态图：,1,Q,A,Q,B,Q,C,Q,D,（,2,）扭环形计数器,(D,0,=Q,3,),状态图,3）构成奇数分频器,S,0,Q,A,Q,B,Q,C,Q,D,S,1,74194,CP,Cr D,R,A B C D D,L,1 ,1,0,&,七分频,五分频、三分频如何构成？,1 2 3 4 5 6 7 8 9 10 11 12,七分频器波形图,Q,A,Q,B,Q,C,Q,D,0,0,0,0,1,0,0,0,1,1,0,0,1,1,1,0,1,1,1,1,0,1,1,1,0,0,1,1,0,0,0,1,1,0,0,0,1,1,0,0,1,1,1,0,1,1,1,1,0,1,1,1,例：用,74194,构成序列,01100101,的序列发生器。,0 1 1 0 0 1 0 1,分析：,序列全部产生需要,8,个时钟周期，则需要的移位级数（触发器个数）为,3,，即用到移位寄存器的,3,级移位，选用,Q,3,Q,2,Q,1,。序列由,Q,1,输出，右移位。设初始状态为,101,。,CP,F(D,R,),Q,3,Q,2,Q,1,0,1,2,3,4,5,6,7,1 0 1,0 1 0,0 0 1,1 0 0,1 1 0,0 1 1,1 0 1,0 1 0,0,0,1,1,0,1,0,1,0 1,4）构成序列发生器,卡诺图化简,4）并行,串行的转换,S,0,Q,A,Q,B,Q,C,Q,D,S,1,74194,CP,C,r,D,R,A B C D D,L,1 1 0,N,1,N,2,N,3,1,&,S,0,Q,A,Q,B,Q,C,Q,D,S,1,74194,CP,C,r,D,R,A B C D D,L,1,N,4,N,5,N,6,N,7,1,&,ST,CP,0,1,1,0,0,1,0,N,1,N,2,N,3,N,4,N,5,N,6,N,7,1,1 0,N,1,N,2,N,3,N,4,N,5,N,6,1 1 0,N,1,N,2,N,3,N,4,N,5,1 1 1 0,N,1,N,2,N,3,N,4,1 1 1 1,0 N,1,N,2,N,3,1 0 N,1,N,2,1 1 0 N,1,1 1 1 0,0,N,7,N,6,N,5,N,4,N,3,N,2,N,1,常见中规模移位寄存器：,1,、串入,/,并出移位寄存器,74164,（,8,位）,2,、串入,/,串出移位寄存器,7491,（,8,位）,3,、并入,/,串出移位寄存器,74165,（,8,位）,74166,4,、并入,/,并出移位寄存器,7495 74195 74295 74194 74299 74323,两位串行输入、并行输出双向移位寄存器。,该寄存器有两个输入端，其中,X,2,为控制端，用于控制移位方向，,X,1,为数据输入端。当,X,2,0,时，,X,1,往寄存器高位串行送数，寄存器中的数据从高位移向低位；当,X,2,1时，,X,1,往寄存器低位串行送数，寄存器中的数据从低位移向高位。,01,10,11,00,01,10,00,11,01,10,10 01,00 11,11,00,01,11,00,10,X,2,X,1,