触发器与时序逻辑电路.pptx

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,11/7/2009,#,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,(4-,*,),第11章 触发器与时序逻辑电路,11.1 触发器,11.2 时序逻辑电路的分析,11.3 计数器,11.4 寄存器,第1页，共156页。,11.1 触发器,触发器输出有两种可能的状态：0、1；,输出状态不只与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件。,按功能分类：R-S触发器、D,型触发器、JK触发器、T型等。,第2页，共156页。,11.1.1 基本RS触发器,&,a,&,b,反馈,两个输入端,两个输出端,逻辑符号,1.电路结构与符号,R S,Q,Q,以Q的状态，作为触发器的状态。,第3页，共156页。,若原状态：,输出仍保持：,输入 =0,=1时,R,S,1,1,0,0,1,0,1,0,&,a,&,b,S,R,第4页，共156页。,若原状态：,1,0,1,0,输出变为：,输入 =0,=1时,R,S,1,1,0,1,&,a,&,b,R,S,第5页，共156页。,若原状态：,1,0,1,0,1,0,1,1,输出变为：,输入 =1,=0时,R,S,&,a,&,b,R,S,第6页，共156页。,若原状态：,0,0,1,1,0,1,0,1,输出保持：,&,a,&,b,R,S,输入 =1,=0时,R,S,第7页，共156页。,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,输入 =1,=1时,R,S,&,a,&,b,R,S,第8页，共156页。,若原状态：,0,1,1,1,0,1,1,0,输出保持原状态：,输入 =1,=1时,R,S,&,a,&,b,R,S,第9页，共156页。,0,0,1,1,输出全是1,输入 =1,=1时,R,S,&,a,&,b,R,S,但当 =0同时变为1时，当负脉冲消失后，触发器的状态将由偶然因素决定。,R,S,第10页，共156页。,基本RS触发器的真值表,R,S,第11页，共156页。,基本RS触发器的真值表,R,S,1、触发器是双稳态器件，只要令 =1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,R,S,2、在控制端加入负脉冲，可以使触发器状态变化。端加入负脉冲，使Q=1，称为“置位”或“置1”端。端加入负脉冲，使Q=0，,称为“复位”或“清0”端。,S,S,R,R,第12页，共156页。,11.1.2 门控触发 器,1.门控RS触发器,&,c,&,d,&,a,&,b,CP,时钟信号,直接置0,或置1,第13页，共156页。,&,c,&,d,&,a,&,b,CP,CP=0时,0,1,1,触发器保持原态,第14页，共156页。,CP=1时,1,&,c,&,d,&,a,&,b,CP,R、S的作用正好与基本RS触发器 、相反,R,S,第15页，共156页。,RS触发器的真值表,第16页，共156页。,简化的功能表,Q,n+1,-下一个状态（CP过后）,Q,n,-原状态,第17页，共156页。,R,D,S,D,R,S,C,Q,逻辑符号,特性方程,约束条件,第18页，共156页。,例：画出RS触发器的输出波形。,CP,R,S,Q,Set,Reset,使输出全为1,CP撤去后,状态不定,保持,第19页，共156页。,2.门控D触发器,D,&,c,&,d,&,a,&,b,CP,输入端,第20页，共156页。,CP=0时，a、b,门被堵，输出保持原态：,0,1,1,保持,D,&,c,&,d,&,a,&,b,CP,第21页，共156页。,CP=1时，a、b,门被打开，输出由D决定：,若D=0,1,0,1,1,0,0,1,D,&,c,&,d,&,a,&,b,CP,第22页，共156页。,CP=1时，a、b,门被打开，输出由D决定：,若D=1,1,1,0,0,1,1,0,D,&,c,&,d,&,a,&,b,CP,第23页，共156页。,R,D,S,D,D,C,Q,真值表,逻辑符号,特性方程,第24页，共156页。,CP,D,Q,例：画出D触发器的输出波形。,第25页，共156页。,&,c,&,d,&,a,&,b,CP,J,K,与门控RS触发器相比,第26页，共156页。,功能表,逻辑符号,R,D,S,D,C,Q,K,J,特性方程,第27页，共156页。,4.门控 T触发器,&,c,&,d,&,a,&,b,CP,T,T等于0时，触发器状态,不变,a、b,门被堵，输出保持原态,T等于0时,第28页，共156页。,T等于1工作原理,1,0,0,1,0,1,1,1,0,假设Q,n,=0,1,0,来一个时钟翻转一次,&,c,&,d,&,a,&,b,CP,T等于1时，触发器在CP的作用下不断翻转,a、b,门被打开,第29页，共156页。,T触发器存在的问题,1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。,2、为了解决空翻现象，可以采用主从方式触发的触发器。,11.1.3 主从触发器,&,c,&,d,&,a,&,b,CP,第30页，共156页。,R,2,S,2,C,F,从,CP,电路结构,R,1,S,1,C,F,主,正反相，不能同时工作,第31页，共156页。,工作原理,1,0,F,主,打开,F,从,关闭,输出反,馈到F,主,R,2,S,2,C,F,从,CP,R,1,S,1,C,F,主,第32页，共156页。,1,输出反,馈到F,从,0,CP,工作原理,F,主,关闭,F,从,打开,0,R,2,S,2,C,F,从,R,1,S,1,C,F,主,第33页，共156页。,由此可见，主从触发器一个CP 只能翻转一次。,翻转时刻描述：,前沿处，输出交叉反馈到F,主,。,后沿处，输出传递到F,从,翻转完成。,CP,第34页，共156页。,R,D,S,D,C,Q,CP边沿处翻转,CP负沿处翻转,逻辑符号,触发器,第35页，共156页。,Q,R,S,C,新逻辑符号,约束条件,CP边沿处翻转,特性方程,第36页，共156页。,时序图,CP,Q,下降沿翻转！,第37页，共156页。,2.T,触发器,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,T,T=0时CP,不起作用，状态保持不变，T=1来一个脉冲翻转一次。,第38页，共156页。,功能表,R,D,S,D,C,Q,T,逻辑符号,第39页，共156页。,时序图,CP,Q,T,第40页，共156页。,触发器,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,JK,触发器的功能最完善，有两个控制端J、K。,第41页，共156页。,JK触发器的功能,=0,=0,被封锁,保持原态,J=K=0时：,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,第42页，共156页。,=1,=1,相当于T触发器T=1,J=K=1时：,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,第43页，共156页。,JK触发器的功能,=0,=1,Q,n,=0时,0,1,Q,n+1,=1,1,J=1，K=0时：,分两种情况,（Q,n,=0,Q,n,=1）,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,第44页，共156页。,JK触发器的功能,=0,=1,Q,n,=1时,1,0,0,0,F,主,被封,保持原态,Q,n+1,=1,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,第45页，共156页。,JK触发器的功能,=1,=0,Q,n+1,=0,同样原理：,J=0，K=1时：,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,K,J,第46页，共156页。,功能表,逻辑符号,R,D,S,D,C,Q,K,J,特性方程,第47页，共156页。,时序图,CP,K,J,Q,J,Q,保持,T,第48页，共156页。,1）JK触发器转换成D触发器,C,Q,K,J,D,CP,4.触发器逻辑功能的转换,第49页，共156页。,2）JK触发器转换成T触发器,C,Q,K,J,T,CP,第50页，共156页。,3）D触发器转换成T触发器,C,Q,D,CP,第51页，共156页。,5.触发器的触发方式,触发方式？,研究翻转时刻与,时钟脉冲间的关系,第52页，共156页。,电位触发方式,电位触发,正电位触发,负电位触发,CP=1,期间翻转,CP=0,期间翻转,第53页，共156页。,例如：前面讲的D触发器就是电位触发方式。,D,&,c,&,d,&,a,&,b,CP,第54页，共156页。,电位触发的特点,结构简单、速度快。,只要CP存在就可以翻转，容易造成空翻。,CP,D,Q,第55页，共156页。,电位触发的符号,C,Q,C,Q,正电位触发,负电位触发,第56页，共156页。,主从触发方式,主从触发方式的翻转过程：,前沿处，输出交叉反馈到F,主,。,后沿处，输出传递到F,从,翻转完成。,CP,CP=1期间输入端控制信号不容许变化,第57页，共156页。,以主从触发的D触发器为例：,CP,D,Q,干扰,t,1,t,2,正确的输出波形,假设在CP=1期间 D有一干扰,主从型的D触发器的输出波形如何？,第58页，共156页。,CP,D,Q,t,1,t,2,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,第一个CP到来时，Q翻转。,1,第59页，共156页。,CP,D,Q,t,1,t,2,第一个CP的下降沿，Q翻转，输出反馈到F,主,的输入。,1,0,1,0,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,第60页，共156页。,CP,D,Q,t,1,t,2,由于S,1,=0，t,1,时刻Q翻转为0。,1,0,1,0,0,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,第61页，共156页。,CP,D,Q,t,1,t,2,t,2,时刻Q会再变为1 吗？,1,0,1,0,0,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,第62页，共156页。,CP,D,Q,t,1,t,2,1,0,1,0,0,1,0,由于D=1,所以F,主,被封。,D变为1后，Q并不翻转为1。,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,！,第63页，共156页。,CP,D,Q,t,1,t,2,1,0,1,0,0,1,0,第二个 CP的下降沿，F,从,按F,主,的输出翻转。,0,1,R,2,S,2,C,F,从,R,1,S,1,C,F,主,CP,D,第64页，共156页。,CP,D,Q,t,1,t,2,由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。,第65页，共156页。,主从触发方式在功能表中一般用“”表示。,主从型D触发器功能表,逻辑符号,C,Q,D,第66页，共156页。,边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制，可采用,边沿触发,方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。,如果翻转发生在上升沿就叫“,上升沿触发,”或“,正边沿触发,”。如果翻转发生在下降沿就叫“,下降沿触发,”或“,负边缘触发,”。下面以边缘触发的D触发器为例讲解。,第67页，共156页。,&,e,&,f,&,c,&,d,&,a,&,b,D,CP,设原态Q=0并设D=1,1,CP=0,期间，c、d被锁，输出为1。,0,0,1,1,0,第68页，共156页。,1,c=1、d=1,反馈到a、b的输入，a、b输出为0、1。,0,0,1,1,1,1,0,1,0,&,e,&,f,&,c,&,d,&,a,&,b,D,CP,第69页，共156页。,CP正沿到达时c、d开启，使c=1，d=0。,1,1,1,1,0,1,1,0,Q,翻转为1,0,1,&,e,&,f,&,c,&,d,&,a,&,b,D,CP,第70页，共156页。,CP正沿过后，d=0将c封锁,并使b=1，维持d=0。,1,1,0,0,1,因此以后CP=1,期间D的变化不影响输出。,0,0,1,&,e,&,f,&,c,&,d,&,a,&,b,D,CP,第71页，共156页。,其它情况下 的翻转，请大家自己分析。,第72页，共156页。,边沿触发的D触发器功能表,正沿触发,第73页，共156页。,逻辑符号,C,Q,C,Q,负沿触发,正沿触发,第74页，共156页。,总结,1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,第75页，共156页。,6、应用举例,例：,四人抢答电路,。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。,电路的核心是74LS175,四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,第76页，共156页。,CLR,D,CP,Q,CLR,D,CP,Q,CLR,D,CP,Q,CLR,D,CP,Q,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,请零,U,SC,公用清零,公用时钟,74LS175,管脚图,第77页，共156页。,+5V,D,1,D,2,D,3,D,4,CLR,CP,&1,&2,&3,清零,CP,赛前先清零,0,输出为零发光管不亮,第78页，共156页。,D,1,D,2,D,3,D,4,CLR,CP,+5V,&1,&2,&3,清零,CP,1,反相端都为1,1,开启,第79页，共156页。,D,1,D,2,D,3,D,4,CLR,CP,&1,&2,&2,清零,CP,+5V,若有一按钮被按下，比如第一个钮。,=1,=0,0,0,被封,这时其它按钮被按下也没反应,第80页，共156页。,时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且,还和电路原来的状态有关,者，都叫做时序逻辑电路，简称,时序电路,。,组合逻辑电路,存储功能,.,.,.,.,.,.,.,.,.,.,.,.,X,Y,Z,W,11.2 时序逻辑电路的分析,第81页，共156页。,所有触发器的状态都是在同一时钟信号作用下发生变化的时序逻辑电路，称为,同步时序逻辑电路。,所有触发器的状态不是在同一时钟信号作用下发生变化的时序逻辑电路，称为,异步时序逻辑电路。,第82页，共156页。,1.分析步骤：,（1）观察时序逻辑电路的输入、输出和状态变量,（2）写出各个触发器的驱动方程（输入方程）,（3）写出时序电路的输出方程,（4）写出时序电路的输出方程,（5）由状态方程和输出方程构造状态图、状态表。,（6）如果电路不复杂，画出时序图。,上述步骤不是每步都需要，可根据情况，灵活处理,第83页，共156页。,2.分析举例：,（1）观察变量,输入变量x，输出变量z，状态变量Q。,1,&,&,&,Q,D,CP,X,z,（2）驱动方程（触发器的输入信号的表达式）,第84页，共156页。,（3）状态方程,将触发器的驱动方程代入特性方程得到的方程,（4）输出方程,输入,现态,次态,输出,x,Q,n,Q,n+1,z,0,0,1,0,1,0,0,1,1,0,0,0,1,1,0,1,（5）状态表,第85页，共156页。,（6）状态转换图,用圆圈中的数字表示时序电路的状态，用箭头表示状态的变化。箭头上标注输入变量x输出变量y。,输入,现态,次态,输出,x,Q,n,Q,n+1,z,0,0,1,0,1,0,0,1,1,0,0,0,1,1,0,1,0,1,x/y,1/0,1/1,0/0,0/0,第86页，共156页。,异步时序逻辑电路的分析与同步时序逻辑电路的分析基本相同。只是在分析时，CP脉冲是一个必须考虑的逻辑变量。,例：分析图示电路的功能,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,第87页，共156页。,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,1.写出各个触发器的驱动方程：,J,2,=Q,1,Q,0,，K,2,1,J,1,=K,1,1,J,0,=Q,2,，K,0,1,第88页，共156页。,2.列出电路的状态方程：,特性方程,将驱动方程代入JK触发器的,得到电路的状态方程,CP,Q,n,CP,第89页，共156页。,0 0 0,1 0 0,0 1 1,0 0 1,0 1 0,0 1 0,0 1 0,1 1 1,3、画出状态转换图,只有5个有效状态,异步五进制加法计数器,第90页，共156页。,列写状态转换表，分析其状态转换过程：,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0 0,CP Q,2,Q,1,Q,0,J,2,=K,2,=J,1,=K,1,=J,0,=K,0,=Q,2,Q,1,Q,0,Q,1,Q,0,1,1,1,原状态 驱 动 端 下状态,1,Q,2,分析方法2,第91页，共156页。,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,如前所述，右图电路为,异步五进制加法计数器,。,还可以用波形图显示状态转换表(略),第92页，共156页。,EDA,仿真,第93页，共156页。,计数器的功能,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,11.3 计数器,第94页，共156页。,在同步计数器中，各个触发器都受同一时钟脉冲控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。,例 三位二进制同步加法计数器,三位二进制同步加法计数器,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,CP,第95页，共156页。,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,三位二进制同步加法计数器,CP,分析步骤:,1）先列写驱动方程：,J,2,=K,2,=Q,1,Q,0,J,1,=K,1,=Q,0,J,0,=K,0,=1,Q,0,：来一个CP，它就翻转一次；,Q,1,：当Q,0,1时，它可翻转一次；,Q,2,：只有当Q,1,Q,0,11时，它才能翻转一次。,第96页，共156页。,2）再列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,CP Q,2,Q,1,Q,0,J,2,K,2,J,1,K,1,J,0,1 K,0,1 Q,2,Q,1,Q,0,Q,1,Q,0,Q,1,Q,0,Q,0,Q,0,原状态 驱 动 端 下状态,第97页，共156页。,CP,Q,0,Q,1,Q,2,3）还可以用波形图显示状态转换表,第98页，共156页。,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,三位二进制同步加法计数器,CP,思考题：,试设计一个三位二进制同步减法计数器电路。,方法很简单。,只需将Q,1,的控制输入由Q,0,，变为 ，将Q,2,的控制输入由Q,1,Q,0,，变为,Q,0,Q,0,Q,1,第99页，共156页。,EDA,仿真同步三位二进制加法计数器,第100页，共156页。,EDA,仿真同步三位二进制减法计数器,第101页，共156页。,2.四位二进制同步计数器,74LS163,74LS163计数方式是同步的，它的清零方式 也是同步的：即使控制端CLR0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够实现。这就是“,同步清零,”的含义。,第102页，共156页。,16,15,14,13,12,11,10,1,2,3,4,5,6,7,8,9,Q,A,Q,D,Q,D,Q,C,Q,B,Q,A,Q,B,Q,C,V,CC,T,T,P,P,CP,A,A,B,B,C,C,D,D,CLR,LOAD,ENABLE,RC,串行进 位输出,使能,使能,GND,时钟,清除,输出,数据输入,置入,74LS163,74LS 163 管脚图,(1)74LS163 的介绍,第103页，共156页。,T,P,RC,A,B,C,D,Q,B,Q,C,Q,D,Q,A,LOAD,CLR,74LS163,74LS163功能表,1 1 1 1 计 数,0 1 1 1 X 保持,1 0 1 1 X 保持(RC=0),X X 0 1 并 行 输 入,X X X 0 清 零,P T LOAD CLR CP,功 能,第104页，共156页。,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，各个触发器状态变换的时间先后不一，故被称为“,异步计数器,”。,第105页，共156页。,例.三位二进制,异步,加法计数器。,三位二进制异步加法计数器,要求：当Q,0,从1变为0时，Q,1,发生变化，而当Q,1,从1变为0时，Q,2,发生变化。,Q,0,D,0,Q,1,D,1,Q,2,D,2,Q,0,Q,1,Q,2,CP,计数脉冲,用D触发器的 作为下一个D触发器的脉冲输入。,第106页，共156页。,Q,0,D,0,Q,1,D,1,Q,2,D,2,Q,0,Q,1,Q,2,CP,计数脉冲,三位二进制异步加法计数器,Q,2,Q,1,Q,0,0,1,0 0 0,1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0,1,思考题：,试画出三位二进制异步减法计数器的电路图，并分析其工作过程。,优点,：电路简单、可靠,缺点,：速度慢,第107页，共156页。,EDA,仿真异步三位二进制加法计数器,第108页，共156页。,输出状态不只与现时的输入有关，还与原来的输出状态有关；,第56页，共156页。,0 0 0 1,在QAQDQCQB 1001 时清零。,第11章 触发器与时序逻辑电路,0 X 0 X,第91页，共156页。,第105页，共156页。,第100页，共156页。,0 D0 D1 D2 D3 D4 D5 D6,第41页，共156页。,0 D0 D1 D2 D3 D4 D5 D6,Q1：当Q01时，它可翻转一次；,0 0 0 0,四位并入-串出的左移寄存器,CP,计数脉冲,三位二进制异步减法计数器,Q,0,D,0,Q,0,Q,1,D,1,Q,1,Q,1,D,1,Q,1,方法很简单。,只需将Q,1,的控制输入由 ，变为Q,0,，将Q,2,的控制输入由 ，变为Q,1,Q,0,Q,0,Q,0,Q,1,第109页，共156页。,EDA,仿真异步三位二进制减法计数器,第110页，共156页。,二-五-十进制计数器,74LS90,74LS90 内部含有两个独立的 计数电路：一个是 2进制 计数器(CP,A,为其时钟，Q,A,为其输出端)，另一个是 5进制 计数器(CP,B,为其时钟，Q,D,Q,C,Q,B,为其输出端)。,外部时钟CP是先送到CP,A,还 是先送到CP,B,，在Q,D,Q,C,Q,B,Q,A,这四个输出端会形成不同的码制。,(1).74LS90的介绍,第111页，共156页。,Q,C,Q,A,J,K,Q,B,J,K,J,K,Q,D,Q,D,J,K,CP,A,CP,B,R,0(1),R,0(2),R,9(2),R,9(1),Q,A,Q,B,Q,C,Q,D,74LS 90原理电路图,给出它的原理电路图：,第112页，共156页。,CP,A,CP,B,R,0(1),R,0(2),R,9(2),R,9(1),NC,NC,V,CC,Q,A,Q,D,Q,B,Q,C,GND,1,2,3,4,5,6,7,14,13,12,11,10,9,8,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),CP,B,CP,A,74LS90,74LS 90,管脚分布图,第113页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,R,0(1),R,0(2),R,9(1),R,9(2),Q,D,Q,C,Q,B,Q,A,X X 1 1 1 0 0 1,1 1 0 X 0 0 0 0,1 1 X 0 0 0 0 0,0 X 0 X,0 X X 0,X 0 0 X,X 0 X 0,计数状态,74LS 90功能表,第114页，共156页。,R,0(1),R,0(2),R,9(1),R,9(2),Q,D,Q,C,Q,B,Q,A,X X 1 1 1 0 0 1,1 1 0 X 0 0 0 0,1 1 X 0 0 0 0 0,0 X 0 X,0 X X 0,X 0 0 X,X 0 X 0,计数状态,74LS 90功能表,归纳：,1.74LS 90在“计数状态”或“清零状态”时，均要求R,9(1),和R,9(2),中至少有一个必须为“0”。,2.只有在R 0(1)和R 0(2),同时为,“,1,”时，它才进入“清零状态”；否则 它必定处于“计数状态”。,第115页，共156页。,分析：计数时钟先进入CP,A,时的计数编码。,CP,A,CP,CP,B,Q,B,Q,D,Q,C,Q,A,2,5,Q,D,Q,C,Q,B,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,Q,D,Q,C,Q,B,CP,B,Q,A,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,结论：上述连接方式形成,8421,码。,Q,D,Q,C,Q,B,CP,B,Q,A,0 0 0 0 0,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0 1 0 0 4,0 1 0 1 5,0 1 1 0 6,0 1 1 1 7,1 0 0 0 8,1 0 0 1 9,0 0 0 0 0,十进 制数,第116页，共156页。,计数时钟先进入CP,B,时的计数编码。,CP,A,CP,Q,A,2,CP,B,Q,B,Q,D,Q,C,5,Q,D,Q,C,Q,B,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,结论：上述连接方式形成,5421,码。,0 0 0 0,Q,A,Q,D,Q,C,Q,B,CP,A,0 0 0 1,0 0 1 0,0 0 1 1,0,1,0 0,1 0,0 0,1 0 0 1,1 0 1 0,1 0 1 1,1,1,0 0,0,0,0 0,0 0 0 0 0,Q,A,Q,D,Q,C,Q,B,CP,A,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0,1,0 0 4,1 0,0 0 5,1 0 0 1 6,1 0 1 0 7,1 0 1 1 8,1,1,0 0 9,0,0,0 0 0,十进 制数,第117页，共156页。,74293 内部含有两个独立的 计数电路：一个是 2进制 计数器，另一个是 8进制计数器。其时钟分别是CKA、CKB。两个计数器有相同的清零端R0（1）和R0（2）。可以接成2进制、8进制和16进制计数器。,第118页，共156页。,Q,A,J,K,Q,B,J,K,Q,C,J,K,Q,D,Q,D,J,K,CKA,CKB,R,0(1),R,0(2),Q,A,Q,B,Q,C,Q,D,输入,输出,R0（1）,R0（2）,CKA,CKB,Q,1,1,X,X,清0,0,X,计数,X,0,计数,第119页，共156页。,例1.构成BCD,码六进制计数器。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,Q,D,Q,C,Q,B,Q,A,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 0 0 0,R,0(1),=Q,B,R,0(2),=Q,C,令,即可,CP,0 1 1 0,2)74LS90的应用,第120页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,讨论：下述接法行不行?错在何处?,警告：切切不可将输出端相互短路！,第121页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,&,只有这样做才是正确的。,第122页，共156页。,例2.用两片74LS 90构成,36,进制,8421码,计数器。,Q,D,Q,C,Q,B,Q,A,0 0 0 0 0,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0 1 0 0 4,0 1 0 1 5,0 1 1 0 6,0 1 1 1 7,1 0 0 0 8,1,0 0 1,9,0,0 0 0,0,十进 制数,分析：1.如何解决片间,进位问题,？,从右面的状态转换表 中可以看到：个位片的 Q,D,可以给十位片提供计数脉冲信号。,第123页，共156页。,分析：2.如何满足“,36,进制”的要求？,十 位 个 位,0 0,3 5,.,.,共有36个 稳定状态,3 6,0 0,(0011 0110),第124页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS 90(十位),CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS 90(个位),&,&,CP,用两片74LS 90构成,36,进制,8421码,计数器,第125页，共156页。,例3.用74LS 90构成,5421,码的,六,进制计数器。,0 0 0 0 0,Q,A,Q,D,Q,C,Q,B,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0 1 0 0 4,1 0 0 0 5,1 0 0 1 6,1 0 1 0 7,1 0 1 1 8,1 1 0 0 9,0 0,0 0 0,十进 制数,至此结束,在此状态下清零,异步清零，此状态出现时间极短，不能计入计数循环。,第126页，共156页。,分析结果：,在Q,A,Q,D,Q,C,Q,B,1001 时清零。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,计数 脉冲,第127页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,计数 脉冲,8421码制下,：,在Q,D,Q,C,Q,B,Q,A,0110 时清零,同为六进制计数器，两种码制不同接法的,比较,：,5421码制下：,在Q,A,Q,D,Q,C,Q,B,1001 时清零,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,计数 脉冲,第128页，共156页。,例1.用一片74LS163构成六进制计数器。,Q,D,Q,C,Q,B,Q,A,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,六个 稳态,准备清零：使 CLR 0,T,P,RC,A,B,C,D,Q,B,Q,C,Q,D,Q,A,LOAD,CLR,74LS163,&,+5V,CP,(2).74LS163 的应用,第129页，共156页。,CP,A,CP,B,Q,A,Q,D,Q,B,Q,C,R,9(2),R,9(1),R,0(2),R,0(1),74LS90,CP,计数 脉冲,在Q,D,Q,C,Q,B,Q,A,0110 时立即清零。,例.用一片,74LS 90,构成六进制计数器:,例.用一片,74LS 163,构成六进制计数器:,在Q,D,Q,C,Q,B,Q,A,0101 时 准备清零。,T,P,RC,A,B,C,D,Q,B,Q,C,Q,D,Q,A,LOAD,CLR,74LS163,&,+5V,CP,第130页，共156页。,例2.用74LS163构成二十四进制计数器。,(1).需要两片74LS163；,(2).为了提高运算速度，使用同步计数方式。,T,P,RC,A,B,C,D,Q,B,Q,C,Q,D,Q,A,LOAD,CLR,74LS163,T,P,RC,A,B,C,D,Q,B,Q,C,Q,D,Q,A,LOAD,CLR,74LS163,+5V,+5V,CP,CLR,应该在 Q,D,Q,C,Q,B,Q,A,Q,D,Q,C,Q,B,Q,A,0001 0111 时准备清零。,Q,D,Q,C,Q,B,Q,A,Q,D,Q,C,Q,B,Q,A,CLR=,第131页，共156页。,11.4 寄存器,1.数码寄存器,Q,3,Q,2,Q,1,Q,0,&,&,&,&,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,A,0,A,1,A,2,A,3,CLR,取数脉冲,接收脉冲,(CP),寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,四位数码寄存器,第132页，共156页。,2.移位寄存器,所谓“,移位,”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成,左移寄存器,、,右移寄存器,和,双向移位寄存器,三种：,寄存器,左移,(a),寄存器,右移,(b),寄存器,双向,移位,(c),第133页，共156页。,根据移位数据的输入输出方式，又可将它分为,串,行输,入,串,行输,出,、,串,行输,入,并,行输,出,、,并,行输,入,串,行输,出,和,并,行输,入,并,行输,出,四种电路结构：,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,串入串出,串入并出,并入串出,并入并出,第134页，共156页。,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,&,&,&,&,A,0,A,1,A,2,A,3,S,D,R,D,CLR,LOAD,移位脉冲,CP,0,串行输出,数 据 预 置,3,2,1,0,存数脉冲,清零脉冲,四位并入-串出的左移寄存器,初始状态：设,A,3,A,2,A,1,A,0,1011,在存数脉冲作用下，也有,Q,3,Q,2,Q,1,Q,0,1011,。,D,0,0,D,1,Q,0,D,2,Q,1,D,3,Q,2,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,移位脉冲,CP,0,串行输出,3,