(DSP 戴明帧主编)第1章 TMS320C54x的结构原理-4.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,DSP,原理及,应用,课程组织结构,DSP,技术,TMS320C54X,硬件结构,指令系统,汇编语言程序设计,DSP,外设、接口,硬件设计,CCS,开发平台,应用程序设计,DSP,外设、接口,1.9,在片外围电路,通用,I/O,引脚：,XF,和,定时器,重点,时钟发生器,重点,主机接口,软件可编程等待状态发生器,可编程分区开关,串行口,重点,DMA,控制器,受软件控制的专用引脚：,和,XF,分支转移控制输入引脚,举例：,XC 2,，,BIO,如果,引脚为低电平，执行后面,1,条双字或,2,条单字指令，否则，执行,2,条,NOP,指令。,外部标志输出引脚,XF,举例：,SSBX XF,RSBX XF,分别将外部标志引脚置,1,和复位,3,1.9.1,通用,I/O,引脚,4,1.9.2,定时器,特点,：,可编程；,周期性地产生中断。,组成：,定时周期寄存器（,PRD,）,存放定时时间，地址,0025H,定时寄存器（,TIM,）,16,位减,1,计数器，地址,0024H,定时控制寄存器（,TCR,）,存放定时器的控制位和状态位，地址,0026H,逻辑控制电路,用来控制定时器协调工作,5,定时器的结构（,重点,）,周期寄存器,PRD,定时寄存器,TIM(,16,位,),借,位,1,3,预定标计数器,PSC(,4,位,),借,位,预定标分频系数,TDDR,1,2,1,1,1,&,TRB,CLKOUT,TSS,TINT,TOUT,存放定时时间,0025H,16,位减,1,计数器,0024H,逻辑控制电路,定时控制寄存器（,TCR,）,地址,0026H,6,定时器控制寄存器,TCR,16,位存储器映像寄存器,15 12,11,10,9 6,5,4,3 0,TCR,0026h,保留,Soft,Free,PSC,TRB,TSS,TDDR,保留位,软件调试控制位,预定标计数器,重新,加载位,停止,状态位,分 频,系 数,7,定时器的工作原理,周期寄存器,PRD,定时寄存器,TIM(,16,位,),借,位,1,3,预定标计数器,PSC(,4,位,),借,位,预定标分频系数,TDDR,1,2,1,1,1,&,TRB,CLKOUT,TSS,TINT,TOUT,主定时模块,预标定模块,定时中断,定时器输出,复位,基准时钟,0024H,0025H,8,定时器的工作过程,定时分频系数和周期数分别装入,TCR,的,TDDR,位域和,PRD,寄存器；,每来一个时钟，,PSC,减,1,；,PSC,减到,0,时，产生借位信号；,周期寄存器,PRD,定时寄存器,TIM(,16,位,),借,位,1,3,预定标计数器,PSC(,4,位,),借,位,预定标分频系数,TDDR,1,2,1,1,1,&,TRB,CLKOUT,TSS,TINT,TOUT,0024H,0025H,9,定时器的工作过程,周期寄存器,PRD,定时寄存器,TIM(,16,位,),借,位,1,3,预定标计数器,PSC(,4,位,),借,位,预定标分频系数,TDDR,1,2,1,1,1,&,TRB,CLKOUT,TSS,TINT,TOUT,0024H,0025H,借位信号使得,TIM,减,1,，同时,TDDR,再次装载,PSC,，重新计数；,TIM,减到,0,时，定时时间到，产生借位信号,定时中断和,TOUT,；,10,定时器周期（,重点,）,周期寄存器,PRD,定时寄存器,TIM(,16,位,),借,位,1,3,预定标计数器,PSC(,4,位,),借,位,预定标分频系数,TDDR,1,2,1,1,1,&,TRB,CLKOUT,TSS,TINT,TOUT,0024H,0025H,定时周期,=CLKOUT,(TDDR+1),(PRD+1),11,定时器初始化,初始化步骤,将,TCR,的,TSS,置,1,，关闭定时器，停止定时；,装载,PRD,值；,重新装入,TCR,，初始化,TDDR,，设置,TSS=0,和,TRB=1,，重新装载定时周期，开始定时。,15 12,11,10,9 6,5,4,3 0,TCR,0026h,保留,Soft,Free,PSC,TRB,TSS,TDDR,保留位,软件调试控制位,预定标计数器,重新,加载位,停止,状态位,分 频,系 数,12,定时中断,设置定时中断方法,置中断标志寄存器,IFR,中的,TINT,位为,1,，清除尚未处理完的定时中断；,将中断方式位,INTM,置,0,，开放全部可屏蔽中断。,置中断屏蔽寄存器,IMR,中的,TINT,位为,1,，启动定时中断；,13,时钟频率,CPU,时钟频率,CLKOUT,内部振荡器,时钟频率,CLKIN,?,内部,PLL,功能,1.9.3,时钟发生器,时钟发生器,组成：,内部振荡器和锁相环（,PLL,）电路两部分,作用：,为,C54x,提供时钟信号,1.9.3,时钟发生器,14,参考时钟：,方法,1,：外接晶体，,内部振荡器工作,方法,2,：外部时钟信号由引脚,X2/CLKIN,输入（,X1,空着）,锁相环,PLL,作用,：用于频率放大和时钟信号提纯,配置形式,：硬件配置的,PLL,软件可编程,PLL,15,硬件配置的,PLL,不用,PLL,：,CPU,时钟频率,0.5,（外部时钟或内部振荡器频率）,利用,PLL,：,CPU,时钟频率,N,（外部时钟或内部振荡器频率）,16,表,1-30,时钟方式的配置方法,引脚状态,时钟方式,CLKMD1,CLKMD2,CLKMD3,方案一,方案二,0,0,0,用外部时钟源，,PLL,X,3,用外部时钟源，,PLL,X,5,1,1,0,用外部时钟源，,PLL,X,2,用外部时钟源，,PLL,X,4,1,0,0,用内部振荡器，,PLL,X,3,用内部振荡器，,PLL,X,5,0,1,0,用外部时钟源，,PLL,X,1.5,用外部时钟源，,PLL,X,4.5,0,0,1,用外部时钟源，频率除以,2,用外部时钟源，频率除以,2,1,1,1,用内部振荡器，频率除以,2,用内部振荡器，频率除以,2,1,0,1,用外部时钟源，,PLL,X,1,用外部时钟源，,PLL,X,1,0,1,1,停止方式,停止方式,软件配置的,PLL,软件配置的,PLL,是利用编程对时钟方式寄存器,CLKMD,的设定，来定义,PLL,时钟模块中的时钟配置。,17,15 12,11,10 3,2,1,0,CLKMD,0058H,PLLMUL,PLLDIV,PLLCOUNT,PLLON/OFF,PLLNDIV,PLLSTATUS,PLL,乘数,PLL,乘数,PLLMUL,PLL,除数,PLL,除数,PLLDIV,PLL,计数器,PLL,计数器,PLLCOUNT,PLL,通/断位,PLL,通/断位,PLLON/OFF,时钟发生器,选择位,时钟发生器,选择位,PLLNDIV,PLL,工作,状态位,PLL,工作,状态位,PLLSTATUS,软件,PLL,的工作方式,PLL,方式，即倍频方式。,DIV,方式，即分频方式。,软件,PLL,的乘系数,软件,PLL,的乘系数可通过,PLLNDIV、PLLDIV,和,PLLMUL,的不同组合确定。,18,软件配置的,PLL(,重点,),PLLNDIV,PLLDIV,PLLMUL,PLL,乘系数*,0,0,1,1,1,1,X,X,0,0,1,1,014,15,014,15,0,或偶数,奇数,0,.,5,0,.2,5,PLLMUL+1,1,(PLLMUL+1)2,PLLMUL4,表,1-33 PLL,的乘系数,*CLKOUT,CLKIN,乘系数,19,1.9.4,主机接口,HPI,主机接口,(HPI),是一个,8,位并行口，实现与主设备或主处理器的通信；,信息通过,HPI,在,C54x,和主机间交换；,主机和,C54x,都可以访问,HPI,的控制寄存器；,外部主机是,HPI,的主控者，,HPI,作为一个外设与主机相连；,主机通过专用地址和数据寄存器、,HPI,控制寄存器、外部数据与接口控制信号与,HPI,通信；,HPI,与主机连接框图,图,1-30 C54x HPI,与主机的连接框图,20,C54x,通过,HPI,与主机设备连接，除了8位,HPI,数据总线以及控制信号线外，不需要附加其他的逻辑电路。,21,1.10,串行口,C54x,为用户提供了丰富的同步串行口，可与双向串口器件实现高效的串行通信；,四种类型,标准同步串口,(,SP,),缓冲同步串口,(,BSP,),多通道缓冲同步串口,(,McBSP,),时分多路同步串口,(,TMD SP,),不同型号的,C54x,芯片,，其串口配置也,不同,22,标准同步串口,(SP),数据总线,数据发送寄存器,DXR,(16,位,),16,发送移位寄存器,XSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,数据接收寄存器,DRR,(16,位,),16,接收移位寄存器,RSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,16,16,RINT,XINT,DR,DX,FSR,CLKR,CLKX,FSX,Clear,Clock,Clock,Clear,23,发送数据过程,数据总线,数据发送寄存器,DXR,(16,位,),16,发送移位寄存器,XSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,数据接收寄存器,DRR,(16,位,),16,接收移位寄存器,RSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,16,16,RINT,XINT,DR,DX,FSR,CLKR,CLKX,FSX,Clear,Clock,Clock,Clear,发送数据装入,DXR,；,当上一个数据发送完后，,DXR,的数据自动装入,XSR,，产生发送中断,(,XINT,),；,在发送帧同步信号,FSX,和发送时钟,CLKX,作用下，将,XSR,的数据通过引脚,DX,发送输出。,24,接收数据过程,数据总线,数据发送寄存器,DXR,(16,位,),16,发送移位寄存器,XSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,数据接收寄存器,DRR,(16,位,),16,接收移位寄存器,RSR,(16,位,),装载控,制逻辑,位,/,字控制,计数器,16,16,RINT,XINT,DR,DX,FSR,CLKR,CLKX,FSX,Clear,Clock,Clock,Clear,在接收帧同步信号,FSR,和接收时钟,CLKR,作用下，接收数据通过,DR,引脚移至,RSR,中,RSR,中数据自动装入,DRR,中，产生接收中断。,串口数据传送接法,25,图,1-33,串行口数据传送的一种接法,1.11 DMA,控制器,为了克服程序控制传送的不足：,26,外设,CPU,存储器,外设,存储器,存储器,存储器,DMA,用专用接口电路实现,存储器之间，,外设和存储器之间,的直接数据传送。,C54X DSP,有,6,个可编程的,DMA,通道，可以进行不同内容的,DMA,操作。,1.12,外部总线,信号名称,说明,信号名称,说明,A0,A15,地址总线,读,/,写信号,D0,D15,数据总线,READY,数据准备好信号,外部存储器选通信号,请求控制存储器接口,程序空间选择信号,响应 请求,数据空间选择信号,微状态完成信号,I/O,设备选通信号,获取指令地址信号,I/O,空间选择信号,中断响应信号,表,1-20,主要的外部接口信号,1.12,外部总线接口,外部接口总线是一组并行接口,外部接口由数据总线、地址总线和控制总线组成,外部总线的等待状态控制,CPU,内部等待状态控制部件：,软件可编程等待状态发生器,可编程分区转换逻辑,控制寄存器：,软件等待状态寄存器（,SWWSR,）,分区转换控制寄存器（,BSCR,）,作用：,软件可编程等待状态发生器，可以将外部总线周期延长达,7,个机器周期，使,C54x,实现与外部慢速器件的数据传送。,可编程分区转换逻辑，,当,C54x,在外部存储器分区之间切换时，不需要外部为存储器插等待状态，分区转换逻辑会自动插入一个,T,。,1.13 TMS320C54x,引脚说明,30,TMS320C54x,引脚信号,（,P122,129,表,1,55,）,TMS320C54x,引脚图,（,P305,307,附录,B,）,C54x,的在片外围电路,通用,I/O,引脚：,XF,和,定时器,重点,时钟发生器,重点,主机接口,软件可编程等待状态发生器,可编程分区开关,串行口,重点,DMA,控制器,本章内容总结,C54x,的硬件结构；,内部总线、中央处理器、存储空间、程序地址生成器、流水线结构、片内外设、系统控制及外部总线；,C54x,完善的硬件体系、强大的指令系统,C54x,低功耗设计，适合嵌入式系统应用。,