第二十章 门电路和组合逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,回主页,总目录,章目录,上一页,下一页,退出,20.1,脉冲信号,20.2,基本门电路及其组合,20.3,TTL,门电路,20.4,CMOS,门电路,20.5,逻辑代数,20.6,组合逻辑电路的分析和综合,第二十章 门电路和组合逻辑电路,掌握与门、或门、非门、与非门和异或门等,的逻辑功能，了解,TTL,与非门及其电压传输特,性和主要参数，了解,CMOS,门电路的特点，了,解三态门和集电极开路门电路的作用；,掌握逻辑函数的表示方法，并能应用逻辑代,数运算法则和卡诺图化简逻辑函数；,能分析和设计简单的组合逻辑电路。,第二十章 门电路和组合逻辑电路,基本要求,模拟信号：,信号在时间上或数值上是连续变化的，如温度和速度。,模拟电路：,处理模拟信号的电路。,数字电路：,处理数字信号的电路。,数字信号：,信号在时间上和数值上都是不连续变化的，即所谓离散的，如尖顶波、矩形波。,脉冲信号：,是一种跃变信号，并且持续时间短暂。,尖顶波,t,矩形波,t,在数字电路中，信号（电压和电流）是脉冲的。,20.1,脉冲信号,脉冲幅度,A,：,脉冲信号变化的最大值；,脉冲上升时间,t,r,：,从脉冲幅度的,10%,上升到,90%,所需的时间；,脉冲下降时间,t,f,：,从脉冲幅度的,90%,下降到,10%,所需的时间；,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,以实际矩形波为例说明脉冲信号波形的一些参数,20.1,脉冲信号,脉冲周期,T,：,周期性脉冲信号相邻两个上升沿（或下降沿）的脉冲幅度的,10%,两点之间的时间间隔。,脉冲宽度,t,p,：,从上升沿的脉冲幅度的,50%,到下降沿的脉冲幅度的,50%,所需的时间；,20.1,脉冲信号,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,脉冲信号,正脉冲：,脉冲跃变后的值比初始值高,负脉冲：,脉冲跃变后的值比初始值低,如图：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,在数字电路中，通常是根据脉冲信号的有无、个数、宽度和频率来进行工作的，所以抗干扰能力较强（干扰往往只影响脉冲幅度），准确度较高。,20.1,脉冲信号,在数字电路中，门电路是最基本的逻辑元件。,所谓“门”,，就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。,门电路的输入信号与输出信号之间存在一定的逻辑关系，所以,门电路又称为逻辑门电路,。,20.2.1,逻辑门电路的基本概念,基本逻辑门电路有与门、或门和非门。,20.2,基本门电路及其组合,逻辑表达式：,A,B,=,Y,与逻辑,与逻辑：,只有决定事物结果的全部条件同时具备时，结果才会发生。,220V,+,-,B,Y,A,B,Y,220V,A,+,-,或逻辑,或逻辑：,在决定事物结果的几个条件中只要有一个或一个以上条件具备时，结果就会发生。,逻辑表达式：,A,+,B,=,Y,20.2,基本门电路及其组合,非逻辑,非逻辑：,条件具备了，结果不发生；而条件不具备时，结果却发生了。,逻辑表达式：,Y,220V,A,+,-,R,在分析逻辑电路时只用两种相反的工作状态，并用,1,和,0,来代表。,门电路的输入信号和输出信号都是用电位（或叫电平）的高低来表示的，而电位的高低则用,1,和,0,两种状态来区别。,若规定高电位为,1,，低电位为,0,，则称为,正逻辑系统,；反之则称为,负逻辑系统,。,20.2,基本门电路及其组合,A,=,Y,二极管与门电路,电路,逻辑功能,输入变量,A,、,B,、,C,全为,1,时，输出变量,Y,为,1,。,输入变量,A,、,B,、,C,不全为,1,时，输出变量,Y,为,0,；,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,与门逻辑状态表,0V,3V,20.2.2,分立元件基本逻辑门电路,20.2,基本门电路及其组合,逻辑表达式,Y=A B C,逻辑符号,&,A,B,Y,C,例：,根据输入波形画出输出波形。,A,B,Y,&,A,B,Y,20.2,基本门电路及其组合,二极管或门电路,电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,或门逻辑状态表,3V,3V,-,U,12V,R,D,A,D,C,A,B,Y,D,B,C,逻辑功能,输入变量,A,、,B,、,C,全为,0,时，输出变量,Y,为,0,。,输入变量,A,、,B,、,C,只要有一个为,1,时，输出变量,Y,为,1,；,20.2,基本门电路及其组合,Y=A+B+C,逻辑表达式,逻辑符号,A,B,Y,C,1,例：,根据输入波形画出输出波形。,1,A,B,Y,A,B,Y,20.2,基本门电路及其组合,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,逻辑表达式：,Y,=,A,“0”,1,0,“,1,”,电路,“0”,“,1”,A,Y,非门逻辑状态表,逻辑符号,1,A,Y,晶体管非门电路,20.2,基本门电路及其组合,例：,根据输入波形画出输出波形。,1,A,Y,A,Y,非门电路也称为反相器,20.2,基本门电路及其组合,与非门电路,与门,&,A,B,C,Y,&,A,B,C,与非门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,与非门逻辑状态表,Y=A B C,逻辑表达式：,1,Y,非门,20.2.3,基本逻辑门电路的组合,20.2,基本门电路及其组合,或非门电路,1,Y,非门,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,或非门逻辑状态表,或门,A,B,C,1,或非门,Y,A,B,C,1,Y=A+B+C,逻辑表达式：,20.2,基本门电路及其组合,与或非门电路,Y,A,B,1,C,D,&,&,Y=AB+CD,逻辑表达式：,20.2,基本门电路及其组合,&,A,B,与门,&,C,D,与门,1,或门,1,Y,非门,20.3,TTL,门电路,由二极管、晶体管组成的门电路，称为,分立元件门电路。,集成门电路,，具有高可靠性和微型化等优点。,在数字电路中，应用最普遍的门电路是,与非门电路。,20.4 CMOS,门电路,MOS,门电路,由绝缘栅场效晶体管组成。,优点：,它具有制造工艺简单，集成度高，功耗低，抗干扰能力强。,缺点：,工作速度较低。,CMOS,门电路,是一种互补对称,场效晶体管集成电路，目前应用最多。,逻辑代数或称布尔代数,，它是分析与设计逻辑电路的数学工具。,它虽然和普通代数一样也用字母表示变量，但变量的取值只有,1,和,0,两种，所谓逻辑,1,和逻辑,0,，代表两种相反的逻辑状态。,逻辑代数所表示的是逻辑关系，不是数量关系。这是它与普通代数本质上的区别。,20.5.1,逻辑代数运算法则,20.5,逻辑代数,交换律,基本运算法则,20.5,逻辑代数,结合律,分配律,证：,20.5,逻辑代数,吸收律,A,(,A+B,),=A,证：,证：,20.5,逻辑代数,反演律,(,摩根定律,),证：,1,1,0,0,1,1,1,1,1,1,0,0,A,B,0,0,1,0,0,1,1,1,1,1,0,1,1,0,0,0,0,0,0,0,证,:,20.5,逻辑代数,20.5.2,逻辑函数的表示方法,表示方法,逻辑式,逻辑状态表,逻辑图,卡诺图,例：,有一,T,形走廊，在相会处有一路灯，在进入走廊的,A,、,B,、,C,三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设,A,、,B,、,C,代表三个开关（输入变量），开关闭合其状态为,1,，断开为,0,；,Y,代表灯（输出变量），灯亮为,1,，灯灭为,0,。,20.5,逻辑代数,逻辑状态表,0 0 1,1,0 1 0,1,1 0 0,1,1 1 1,1,0 0 0 0,A,B,C,Y,0 1 1 0,1 0 1 0,1 1 0 0,例：,有一,T,形走廊，在相会处有一路灯，在进入走廊的,A,、,B,、,C,三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设,A,、,B,、,C,代表三个开关（输入变量），开关闭合其状态为,1,，断开为,0,；,Y,代表灯（输出变量），灯亮为,1,，灯灭为,0,。,20.5,逻辑代数,有,n,个输入变量，则有,2,n,种组合,逻辑状态表,用输入、输出变量的逻辑状态（,1,或,0,）以表格形式来表示逻辑函数。,逻辑式,取,Y,=1(,或,Y,=0),列逻辑式,用与、或、非等运算来表达逻辑函数的表达式。,由逻辑状态表写出逻辑式,对一种组合而言，输入变量之间是与逻辑关系,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,20.5,逻辑代数,各种组合之间,是或逻辑关系,反之，也可以由逻辑式列出逻辑状态表。,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,对应于,Y,=1,，,若输入变量为,1,，则取其原变量,(,如,A,),；,若输入变量为,0,，则取其反变量,(,如,A,),。,20.5,逻辑代数,最小项,设,A,，,B,，,C,是三个输入变量，有八种组合，相应的乘积项（即最小项）也有八个：,n,个输入变量有,2,n,个最小项,每项都含有三个输入变量，每个变量是它的一个因子；,20.5,逻辑代数,每项中每个因子或以原变量（,A,，,B,，,C,）的形式或以反变量（,A,，,B,，,C,）的形式出现一次。,例：,写出,Y=AB+BC+CA,的最小项逻辑式。,解：,可见，同一个逻辑函数可以用不同的逻辑式来表达，但,由最小项组成的与或逻辑式则是唯一的,，而,逻辑状态表,是用最小项表示的，因而,也是唯一的,。,20.5,逻辑代数,逻辑图,Y,C,B,A,&,&,&,&,&,&,&,1,C,B,A,一般由逻辑式画出逻辑图,因为逻辑式不是唯一的，所以逻辑图也不是唯一的。,20.5,逻辑代数,由逻辑状态表写出的逻辑式及由此画出的逻辑图，往往比较复杂。,如果经过简化，就可以少用元件，可靠性也因而提高。,化简方法,公式法,卡诺图法,20.5.3,逻辑函数的化简,20.5,逻辑代数,例,1：,应用逻辑代数运算法则化简,并项法：,例,2,：,配项法：,20.5,逻辑代数,应用,应用,例,3,：,加项法：,吸收法：,吸收,例,4,：,20.5,逻辑代数,应用,应用,吸收,吸收,例,5,：,吸收,吸收,20.5,逻辑代数,摩根定律,例,6,：,试证明,证：,20.5,逻辑代数,吸收,已知逻辑图,列逻辑状态表,分析逻辑功能,分析步骤：,组合逻辑电路：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,运用逻辑代数,化简或变换,写逻辑式,20.6.1,组合逻辑电路的分析,20.6,组合逻辑电路的分析与综合,例,1,：,分析下图的逻辑功能,由逻辑图写出逻辑式,Y,=,Y,1,Y,2,=,A AB B AB,.,.,.,.,AB,A,.,AB,B,X,.,A,B,&,&,&,&,Y,Y,2,Y,1,.,.,20.6,组合逻辑电路的分析与综合,AB,应用逻辑代数化简,Y=,A AB B AB,.,.,.,=,A AB+B AB,.,.,=,AB+AB,反演律,=,A,(,A+B,)+,B,(,A+B,),.,.,反演律,=,A AB+B AB,.,.,20.6,组合逻辑电路的分析与综合,由逻辑式列出逻辑状态表,Y=,AB+AB,=,A B,分析逻辑功能,输入相同时输出为“,0”,，输入相异时输出为“,1”,，,这种电路称为,“异或”门电路,。,=1,A,B,Y,逻辑符号,20.6,组合逻辑电路的分析与综合,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,写出逻辑式,例,2,：,分析下图的逻辑功能,Y,=,AB AB,.,A,B,&,&,1,1,.,B,A,Y,&,A,B,=,AB+AB,20.6,组合逻辑电路的分析与综合,AB,列逻辑状态表,Y=AB+AB,分析逻辑功能,输入相同时输出为“,1”,，输入相异时输出为“,0”,称为,“,判一致电路,”,(,即,“,同或门,”,电路,),，可用于判断各输入端的状态是否相同。,=,A B,=1,A,B,Y,逻辑符号,=,A B,20.6,组合逻辑电路的分析与综合,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,20.6.2,组合逻辑电路的综合,设计步骤：,画逻辑图,列逻辑状态表,运用逻辑代数,化简或变换,写逻辑式,已知逻辑要求,20.6,组合逻辑电路的分析与综合,例,1,：,某工厂有,A,、,B,、,C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行；如果三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,解：,设,A,、,B,、,C,分别表示三个车间的开工状态,开工为,1,，不开工为,0,；,G,1,和,G,2,运行为,1,，停机为,0,。,20.6,组合逻辑电路的分析与综合,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行；如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工为,1,不开工为,0,运行为,1,停机为,0,按题意列出逻辑状态表,0,1,1,1,0,0,1,0,1,0,0,0,1,1,0,1,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,20.6,组合逻辑电路的分析与综合,由逻辑状态表写出逻辑式并化简,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,用与非门构成逻辑电路,20.6,组合逻辑电路的分析与综合,由逻辑式画出逻辑图,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,20.6,组合逻辑电路的分析与综合,本章作业,P279 20.5.2(1,、,3),（画逻辑图）,P280 20.5.5(1,、,3,、,5),（逻辑代数化简）,20.5.6(2,、,4),（逻辑代数证明）,P281 20.6.2,（写出逻辑式并化简）,